在FPGA设计中，复位是一个很重要的部分。有些时候它是决定设计成功的关键因素。好的复位可以让这个设计安全鲁棒。在这里主要讲述一下7系列SERDES的复位设计指导。希望对大家有帮助。附件: 7系列SERDES的TX复位设计.p

V6 GTX 在PCIE应用中的复位问题和解决方法背景 在V6 PCIE GEN1 X4应用中，客户发现PCIE概率性地不能建链。在检查PCIE状态机，发现状态机停留在CONFIG.POLLING状态下。检查GTX的状态，每路都没有8B10B

由赛灵思专家团队为您带来的“嵌入式及DSP”应用及开发中的设计技巧，为您快速完成设计提供更详尽的支持。

由赛灵思SystemIO专家团队为您带来的设计方案及设计技巧集锦

对于低成本高分辨率便携式超声系统的需求长期存在。 本白皮书介绍了设计工程师如何充分利用 Xilinx 7 系列 FPGA 和 Zynq-7000 All Programmable SoC 的功能优势解决系统复杂性问题，并在成本和功耗约束

应用指南 (XAPP1163)：“采用 Vivado 高层次综合和 DSP 系统生成器进行浮点 PID 控制器设计”了解如何使用 Vivado HLS 快速实现和优化 C/C++ 代码中指定的浮点 PID 控制算法以及使用 DSP 系统生成器的 MATLAB/Simulink 测试平台验证设计。

Xilinx CORDIC算法讲义Xilinx公司的精品资料：Xilinx CORDIC算法讲义 Xilinx 公司的专家详细讲解CORDIC算法的原理及其实现，由浅入深，系统性和逻辑性极强，特别举了多个实例以及解决方案，非常具有针对性，让人

本白皮书将重点介绍有关 SEE 对 ASIC 和 FPGA 的影响，并提供有关处理 SEE 的分析方法和规避方法。 3_2013022721460319aqg.pdf(325 KB)

该资料是清华大学电子工程系贺光辉的教学课件，介绍了FPGA设计的基本流程和注意事项，其目的是让初学者掌握FPGA的基本设计原则（包括 乒乓结构、流水线设计、 异步时钟域的处理、 状态机的设计和 毛刺的消除等

3_201302272142211iMzT.pdf(7.6 MB)