作者


jackzhang
用户组: 管理员
开通时间:2010-05-06
更新时间:2018-09-18
上次登录时间:2018-03-19
实现更低功耗的更高吞吐量 —— Xilinx业界首款可配置集成型 SD-FEC

无论是无线还是有线数据通信,保持传输可靠性都是高质量解决方案的基本要求。此类系统的关键构成部分在于高性能软判决前向纠错 (SD-FEC) 功能,发送(编码器)和接收(解码器)路径都需要这个功能。   ...

点击此处查看原文 2018-09-18 | 评论(0) | 阅读(52)

PYNQ直播:加速电机控制应用中的边缘分析和机器学习部署

你想知道如何为电机控制或者其它工业物联网应用实现远程诊断和预测性维护吗?此次研讨会将通过名为“PYNQ”的革新型架构向您展示赛灵思 Zynq SoC在工业物联网边缘智能和控制应用中的“自适应”的能力。 Python + ...

点击此处查看原文 2018-09-11 | 评论(0) | 阅读(152)

系统和芯片架构正在走向异构世界

作者:Jeffrey Burt有时候,如果你在业务上持之以恒,生意就会找上门来。数十年来,Xilinx一直是FPGA的领导者,目前仍占有60%的市场份额。英特尔近三年前以167亿美元收购了Xilinx的竞争对手Altera,占据了其余市场...

点击此处查看原文 2018-09-04 | 评论(0) | 阅读(324)

充分发挥 Python 的威力:用最简单的方法打造互联互通的智能产品

智能互联产品背后的心理学如果采用适当的质疑心理去思考为什么现在所有东西都套上了只能互联的噱头,你也许就会进一步想到:“它们真的都需要互联互通吗?”比如说蓝牙电动牙刷搭配的手机 app,我至今都没有使用过...

点击此处查看原文 2018-08-31 | 评论(0) | 阅读(417)

无以伦比的系统级功耗削减方案

Xilinx 器件可通过精选芯片工艺和功耗架构为所有产品组合实现高电源效率,包括 Spartan-6 系列及 7 系列、UltraScale 以及 UltraScale+ FPGA 和 SoC。对于每一代产品,Xilinx 都不断提升其节电功能,包括工艺改进...

点击此处查看原文 2018-08-31 | 评论(0) | 阅读(331)

Vivado 专家文章:Tcl 是什么?

作者:Lauren Gao,赛灵思高级战略应用工程师安装Vivado之后,在GUI界面会看到Tcl Console,在这里可以输入Tcl命令。同时,还会发现有一个所谓的“Vivado 2018.2 Tcl Shell”(如果你安装的是Vivado 2018.2的话)...

点击此处查看原文 2018-08-31 | 评论(0) | 阅读(327)

Python 让电子驱动器更智能化

电子驱动器在工业物联网/工业4.0 时代已经与以往时期不同了,它们被寄望于能担负更多的功能,而不仅仅只是用于控制马达。那么对于新的工业时代下,电子驱动器将能担负什么样的功能?以及如何去实现他们呢?欢迎您...

点击此处查看原文 2018-08-18 | 评论(0) | 阅读(181)

XDF 报名进行时!座席有限,先到先得!

2018 年 10 月 16 日北京国际饭店XDF 赛灵思开发者大会音视频暴增对大数据处理性能的要求人工智能对超高算力的需求后摩尔定律时代算力的局限异构计算因上述行业趋势, 在几乎所有热门应用中成为大势所趋!而...

点击此处查看原文 2018-08-18 | 评论(0) | 阅读(363)

FPGA三段式状态机的思维陷阱

用三段式描述状态机的好处,国内外各位大牛都已经说的很多了,大致可归为以下三点:1.将组合逻辑和时序逻辑分开,利于综合器分析优化和程序维护;2.更符合设计的思维习惯;3.代码少,比一段式状态机更简洁。对于第一...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(718)

Xilinx FPGA设计代码风格

Xilinx FPGA设计代码风格 以后逐渐补充1、时钟信号的分配策略(1)、使用全局时钟可以为信号提供最短的延时和可以忽略的扭曲;(2)、FPGA特别适合于同步电路的设计,尽可能减少使用始终信号的种类;(3)、减少时...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(610)

FPGA时序技巧

FPGA写代码写久了需要点技巧。程序健壮性,稳定性很需要考虑。比如说一个例子,把一个RAMA的数据写入另外一个RAMB中。新手肯定是读一个写一个。关键问题是,RAM的厂家的IP读数据过程是会有一个时钟或者2个时钟延时...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(539)

SDSoc学习(三):用户自定义开发板搭建平台

简介 前段时间买了一块米联客的7010开发板,打算尝试为这块开发板搭建一个简单平台。用户自定义开发板与SDSoc直接支持的开发板的区别在于,直接支持的开发板已经根据板子上的硬件完成了一系列重要配置(如时...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(450)

SDSoc学习(二):搭建平台,使用EMIO点亮LED

简介这是学习SDSoc的第二个入门实验,通过EMIO点亮连接在PL上的8个LED。与上一个实验不一样,在这一个实验中,由于ZedBoard平台中没有使能EMIO,因此想直接通过SDSoc编写程序驱动MIO是不行的,所以这一个实验需要...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(366)

SDSoc学习(一):使用MIO驱动LED

简介在XILINX官网上看见了一些SDSoc的介绍视频,感觉这个工具很强大,我之前也有一点点VIVADO+HLS的学习经历,感觉会为学习SDSoc提供一些帮助,所以就尝试学习学习。先从最基础的点亮一个LED入手,通过对官方资料...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(415)

静态时序分析初步认识

静态时序分析是学习FPGA必须学习的一个知识点,通过一段时间的学习,先将自己所学到的一点静态时序分析的基础稍作总结。这是一张再熟悉不过的图形,以及两个基础公式Tperiod>Tcko+Tlogic+Tnet+Tsetup-Tclk_ske...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(466)

发挥 Python 的强大威力:用最简单的方法打造互联互通的智能产品

作者:赛灵思工业物联网战略部 Chetan Khona   智能互联产品背后的心理学 如果采用适当的质疑心理去思考为什么现在所有东西都被套上了智能互联的噱头,你也许就会问:“它们真的都需要互联互通吗?...

点击此处查看原文 2018-08-15 | 评论(0) | 阅读(441)

异构计算,你准备好了么?

摩尔定律失灵了,已是不争的事实。单纯的提升一种芯片性能变的代价越来越高,与此同时,异构计算成为提高计算力的主流方向。什么是异构计算?异构计算的前景怎么样?OpenPOWER系统上FPGA异构计算的先进技术又有哪...

点击此处查看原文 2018-07-31 | 评论(0) | 阅读(457)

基于FPGA的DDR3六通道读写防冲突设计

作者:张凤麒,张延彬,王忠勇;2018年电子技术应用第7期摘要: 为了解决期货行情数据加速处理中多个通道同时访问DDR3时出现的数据读写冲突问题,实现了一种基于FPGA的DDR3六通道读写防冲突设计,完成了对单片DDR3...

点击此处查看原文 2018-07-31 | 评论(0) | 阅读(593)

基于FPGA的HEVC感兴趣区域编码算法研究与设计

2018年电子技术应用第7期李 申1,严 伟2,夏 珺1,崔正东2,柴志雷1(1.江南大学 物联网工程学院,江苏 无锡214122;2.北京大学 软件与微电子学院,北京102600)摘要: 为了在保证视频质量的前提下降低视频编码...

点击此处查看原文 2018-07-25 | 评论(0) | 阅读(483)

Xilinx 宣布收购深鉴科技

自适应和智能计算的全球领导企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布已经完成对深鉴科技的收购。深鉴科技是一家总部位于北京的初创企业,拥有业界领先的机器学习能力,专注于神经网络剪枝、深度压...

点击此处查看原文 2018-07-18 | 评论(0) | 阅读(1006)