你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

Vivado IP集成器

发布者:jackzhang 时间:2012-04-25 09:21:36

 

Vivado起航

 

大家好,欢迎Vivado的一个快速演示,它是xilinx新的设计套件,应用到7系列和以上的系列器件。

 

开始

 

       你打开Vivado IDE集成设计环境的时候,你首先看到的是开始页,在右边是文档,方法指导手册和指引。

左边是向导,他指导你创建新的工程,包括如何从isePlanahead工具迁移到vivado

 

快速集成设计环境概要

 

       创建一个新的工程后,Vivado IDE集成设计环境包含工程总结标签就打开了,这个标签给你有关你的工程信息,比如现在的状态,编译流程,设置,错误和警告信息

 

这个顶层菜单和工具条给你访问到通用的功能。

 

你工程的设计源被列在源视图里。

 

左边的这个部分叫做流程导航器。这是你控制和分析Vivado能力的地方,在后面的演示里,我们会一步一步来讨论。在Vivado集成设计环境里,你能管理源文件,实现流程和所有的设计分析。

 

       Vivado里,有一个新的功能是IP装配,也叫做IP集成。这个演示的剩下部分会显示如何快速和容易地使用IP集成来创建一个复杂的子系统。

 

 

 

创造IP集成器设计演示

 

       IP 集成器是一个图形化设计工具,它在复杂的IP block(模块)之间做接口级的连接。然而,因为IP集成器紧紧地连接到了Vivado IDE,设计者能在图形化环境和Tcl互动之间切换。

&nb

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了