你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

创造IP集成器设计演示

发布者:jackzhang 时间:2012-04-25 20:34:23

Vivado IP集成器

 

大家好,欢迎Vivado的一个快速演示,它是Xilinx新的设计套件,应用到7系列和以上的系列器件。

         IP 集成器是一个图形化设计工具,它在复杂的IP block(模块)之间做接口级的连接。然而,因为IP集成器紧紧地连接到了Vivado IDE,设计者能在图形化环境和Tcl互动之间切换。

 我们开始运行一个简单的MicroBlaze软处理器系统脚本。

当这个脚本在运行的时候,你能看见独立的IP 模块放置在模块框图里,还有在这些模块之间的接口级网线连接。

 ..........




视频:

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了