赛灵思：开创28nm低功耗FPGA新进程

虎年之初，FPGA的小圈子就新闻不断，双雄焦点都落在了28nm工艺制程上的种种创新——尽管40nm的市场也才刚刚预热。长假刚过，赛灵思就发布了其新一代28nm工艺FPGA，赛灵思全球高级副总裁亚太区执行总裁汤立人详细介绍了这一器件的相关细节。

一个老生常谈的话题是FPGA对ASIC和ASSP的替代。汤立人表示，赛灵思的客户明确表示“只要能在FPGA上设计的，就用FPGA进行设计”，因为除了少数几家拥有大规模市场的一线大厂，越来越多的ASIC和ASSP厂商已经无法支付摩尔定律模式下芯片工艺升级所需的巨额研发成本：在45nm制程上，ASSP的研发投入超过6千万美元，只有市场规模达到3亿，才能支持这样的成本。“我们可以肯定FPGA将在更大范围取代ASIC和ASSP，不仅是4G通信，也包括3D TV、车载视频应用等消费领域，”汤立人说，“已经有车载视频系统开发商采用FPGA来替代TI的DaVinci了。”


尽管如此，要真正替代ASIC和ASSP，功耗还是FPGA首先需要解决的障碍，毕竟就功耗而言，目前还没有任何数据足以显示FPGA的优势。也许正是出于这一考虑，赛灵思在28nm产品上将功耗作为首要命题进行优化。首先是关键的静态功耗，要在28nm实现最高的功效，必须选对合适的工艺技术，汤立人表示，赛灵思此次选择了TSMC和Samsung的高K金属栅极(high-k metal gate)高性能低功耗工艺技术，与标准的高性能工艺技术相比，高性能低功耗工艺技术可使FPGA 的静态功耗降低50%，因此这次推出的28nm FPGA其功耗比前代器件的总功耗减少达50%，而性能提高了两倍。


“就性能而言，这款最新的FPGA集成了较高的串行I/O带宽，逻辑密度比目前高端FPGA的逻辑密度高一倍多，而且采用高带宽接口支持新一代存储技术，”汤立人说，“这样就能替代单个大型ASIC或ASSP芯片组，满足电信系统的高端Tb级交换结构以及400G光传输网络(OTN)线路卡这类高端应用。”


为了优化功耗，赛灵思还对工具和架构进行了创新。在针对28nm提供的ISE设计套件中出现了两个重要的特性：一是时钟门控；二是第五代局部重配置技术。“这些新特性可以降低额外的20%的功耗。特别是局部重配置技术，到28nm我们已经积累了五代经验，这一技术可以让工程师在实现多设计迭代的同时降低功耗和成本。”汤立人同时强调，在动态功耗上，赛灵思通过对晶体管的选择和多栅极氧化层技术的应用降低了原本摩尔定律中趋势性上升的动态功耗。


除了功耗的优化，赛灵思28nm器件的一个重大变革就是统一了FPGA产品线的架构（第四代ASMBL），自此制程之后，不再分Spartan和Virtex系列，而是统一的产品，只是会根据不同需求推出不同型号。第四代ASMBL统一架构推进了同代产品的Block RAM、LUT结构和DSP切片等常见FPGA架构特性的过程。统一架构还有利于客户实现“可插接IP”，从而帮助客户保障其IP投资，并更方便地推出满足多种终端市场需求的产品。可插接IP和架构统一还能通过降低IP开发成本创建规模更大、响应性更强的生态圈，最终支持赛灵思的目标设计平台战略。此外，为支持IP模块的互联和嵌入式系统的构建，去年10月份，赛灵思与ARM合作开发新一代AMBA AXI规范并扩展支持FPGA实施方案，以便为软硬件设计人员提供经实践检验、广泛采用的标准，进一步推进IP的开发和重用。从此意义上讲,赛灵思28nm产品的创新进一步加强了其目标平台体系中的“基础平台”部分。


目前，这个28nm统一架构的新产品尚未命名，预计会在今年第四季度上市，而今年6月会开始提供ISE设计套件初期工具的支持，以方便客户导入新产品的设计。汤立人表示，年中还将有更多新产品的细节披露。