你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

Vivado视频:高层次综合演示

发布者:jackzhang 时间:2012-04-25 20:41:13


视频:

Vivado 高层次综合演示视频

 

       感谢你对Vivado HLS也就是XILINX’s 高层次综合解决方案有兴趣,这个解决方案综合cc++和系统c代码成VerilogVHDL RTL结构

 

我们要说明基于c设计方法在图像处理算法实现的好处。

 

这个算法是工作在一张彩色图像,完成色彩变化后再进行边缘检测。

这个算法是测试不同的色彩变化,然后再进行边缘检测。

这个产生了迭代输出结果。这是个典型的原始应用场景。在这里设计者想去细调这个算法。

Vivado 高层次综合提供内嵌的C仿真能力,帮助设计者做细调。

在这里,我们开始用Vivado 高层次综合来调试图像处理算法。

这个功能调用表示了这个设计被实现成为RTL(寄存器级)。                            

在这个设计规格里面,两个函数调用体现了滤波器的功能。

在第一个滤波器里,一个循环体现了帧内像素颜色转化,现在的配置设置执行了彩色到棕褐色的转换。

使用来自Vivado 高层次综合的调试能力,很容易理解设计描述的执行。

这个定时器显示了完成c仿真的速度。

这个测试向量成功地显示了输出结果和参考图像是相一致的。

 

这个说明了基于c设计好处中的一个,就是算法能全面快速地被验证。

 

现在我们满足了设计规格,我们能继续往前综合成RTL(寄存器级)。

对于我们的演示,我们想去跑75Mhz的时钟频率,这个目标就是处理每秒60帧的数据。目标器件是kintex-7器件。

 

        首次综合通常建立一个基准,这个基准创立了一个全面的报告,设计者参考这个报告,提供约束,得到所需的架构。Vivado 高层次综合显示了极其快速的综合时间,可以在短短几分钟内处理上千上万行c代码。这,反过来,指向了设计探究的机会,真正地通过性能,资源和功耗指标的驱动去细调架构。

作为综合的结果,现在可以得到VerilogVHDL RTL 上一篇 下一篇

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了