你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

HASS试验对CDR的PPM容忍度要求

发布者:jackzhang 时间:2013-03-18 19:28:33

我们知道,对于PI-base CDR(XILINX 的5、6、7系列SERDES的CDR采用的共同架构),CDR的不同配置,代表作不同的CDR带宽、所能处理数据PPM偏差的能力,也就是跟踪输入数据相位变化的能力。通常情况下,CDR带宽越宽,所能处理数据的PPM偏差能力越强,跟踪输入数据的相位变化的速度越快,但代价是会稍微牺牲抖动容忍度指标。XILINX的Transceivers Wizard会给出相应协议规定的PPM偏差下的抖动容忍度最好的CDR参数。

 

比如:对于RXAUI协议, Kintex-7的Transceivers Wizard(Rev2.4)会将RXCDR_CFG设成72'h03000023ff20400020。根据UG476的表4-16,该设置只能处理200PPM的偏差。但HASS试验的温度变化速率达15摄氏度每分钟,这样快速的变化引起的输入数据相位变化等效到PPM偏差上很容易超过200PPM,导致误码。解决的方法就是选用能支持更高PPM偏差的CDR设置,使其能很好的跟踪快速温度变化引起的相位变化。

 

在用户的实际应用中,该方案得到了验证,通过将RXCDR_CFG从72'h03000023ff20400020改成72'h03800023ff10200020.原来通过不了HASS试验的单板,通过了连续十几个HASS温度循环。

                       JT_1.png

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了