你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

Xilinx Smarter Vision解决方案:让您拥有更完美的视觉享受

发布者:jackzhang 时间:2013-04-12 19:55:08

在过去30年,消费者目睹了电视广播以及我们总体上访问媒体方式的巨大而又快速的转变。如果您是从上个世纪70年代走过来的,你就可以看到电视从过去到现在有多么明显的进步。那时模拟广播仅提供三个主要频道,画质只相当于信号链中最弱的一链。从拍摄现场的摄像头到电视机,需要经过演播室和数不清的天线。至少从今天的标准来看,画质并不优美。

 

有了如今卓越的数字广播技术,广播链上的每一点都明显复杂得多,但得到的画质却呈指数级提升。更值得注意的是,专家们说我们还什么都没有看到。在今后十年中,采用Smarter Vision技术(比如支持4K2K分辨率的电视)以及配套广播和专业音频/视频技术,将为消费者提供更加身临其境的视觉体验。这些Smarter Vision技术也让广播商和电信运营商变得更智慧,能够根据观众成员的个人口味定制节目编排和销售广告。而且这些Smarter Vision技术能让广播商提升运营效率,帮助他们降低运营费用。此外,在摄像机中将智能视觉和视频分析及元数据相结合,可加快后期制作工作。这种组合还有助于视频的存档和数据挖掘,这样日后制片人就能够轻松找到节目制作所需的特定视频内容。

 

为帮助企业加快将更智能广播技术投放市场,赛灵思目前正在推出根据广播设备制造商特定需求量身定制的Smarter Vision解决方案。

 

广播产业环境一览


 

赛灵思在广播创新方面发挥着核心作用

从支持早期标准制定和批准开始,再从设计构思到实现,从原型开发直至生产,赛灵思FPGA长期以来一直在众多重大广播创新中发挥着核心作用。赛灵思器件具有高度的灵活性、可扩展性和性能,能够更快地适应不断发展变化的要求,从而可降低推出新产品、新功能的风险,再加上现场升级功能,还可延长设备的市场生命周期。实际上,十多年来赛灵思一直在竭诚满足设备开发商的需求,其业界领先技术在数字广播行业的发展演进过程中留下了丰功伟绩。

 

在赛灵思器件辅助下的十余年广播创新

赛灵思 让视频设备更智能

为更好地服务于广播和专业音频/视频市场的创新者,赛灵思正在推出一系列All Programmable Smarter Vision解决方案。赛灵思的28nm All Programmable FPGASoC3D IC已为广播行业的Smarter Vision解决方案奠定了坚实的基础。为辅助这些器件,赛灵思提供一个由Vivado设计套件中的Vivado™ HLS(高层次综合)工具、IP Integrator工具、OpenCV(计算机视觉)库、SmartCORETM IP和专用开发套件组成的配套基础设施。

 

Vivado HLS工具使客户能够用C/C++语言开发出高度复杂的算法,并将其转换为VHDLVerilog文件,然后在赛灵思All Programmable器件上的FPGA逻辑中运行。对针对ZynqTM-7000 All Programmable SoC的设计,这款工具特别有效。因为用户能够在该器件的ARM®双核CortexTM-A9 MPCoreTM处理器上运行自己的算法,然后用Vivado HLS工具将每种算法的部分或者全部编译为HDL,并在器件的FPGA逻辑部分运行。这样做,他们就能够发现什么样的组合或配置最适合在自己的应用上运行,让自己的设计实现更优异的总体系统性能。

 

针对广播应用的赛灵思Smarter Vision解决方案的另一个重要组成部分,是赛灵思对OpenCV库的支持。OpenCVOpenCV.org提供的业界标准算法库,主要用于智能摄像头和传感器等嵌入式视觉应用。世界各地的嵌入式视觉开发商都在积极地为这个开源库贡献新的算法,到目前它已经包含用CC++JavaPython编写的2,500多种算法。库中的算法复杂程度不一,从简单的图像过滤器等函数,到动作检测等分析用高级函数,无所不包。用户可用CC++编写这些算法,将函数调用从OpenCV改为HLS,然后使用HLS综合或者编译算法为RTL代码,经优化后实现在Zynq-7000 All Programmable SoC的逻辑部分。

 

赛灵思开源库的推出,实际上已经帮助客户领先一步。赛灵思使用Vivado HLS,已经对OpenCV库中30多种最常用的嵌入式视觉算法进行了编译。客户可迅速在系统级对处理器和逻辑进行权衡取舍,并立即让它们在Zynq-7000 All Programmable SoC上运行,获得针对其给定应用的理想系统。

 

此外,赛灵思Smarter Vision解决方案包括一个专为为广播应用量身定制的SmartCORE IP库。随着SmartCORE IP的推出,使用包括SMPTE2022在内的IP视频传输标准智能地传输媒体内容现在成为可能。该IP内核通过使用前向纠错(FEC)功能,可提高广域分配链路的稳健可靠性。而IEEE以太网AVB(音频/视频桥接)提供另一种SmartCORE可通过严格的时序、同步和有保证的带宽可用性,在局域网中(比如演播室或是体育馆)保证服务质量。这些基于标准的内核可确保有价值内容能够以较低的资本及运营费用完成传输,同时不影响交付质量或互操作性。

 

赛灵思器件还能支持新兴显示标准尽早采用,比如Display Port 1.2和即将推出的HDMI 2.0视频/数据接口标准HDMI 2.0视频/数据接口标准预计将实现在所有的4K专业显示器和电视机中。通过这些接口,能够让您在家中获得更加逼真、身临其境的观赏体验。更高分辨率的屏幕加上4K乃至更高的帧速率,正在市场上形成一股违反直觉的趋势。也就是说现在消费者可以坐在更加贴近大屏幕的地方,享受更加生动、有趣的视觉体验。同时,HEVC(高效率视频编码)等编解码器的兴起,将首先通过互联网向住户提供丰富的4K内容,然后是通过传统的线缆、卫星和地面方式传输。

 

为更快地开发这些Smarter Vision系统,客户可使用IP Integrator工具,将SmartCORE IP套件提供的IP核和OpenCV库提供的算法实现到他们的设计中。这种新型即插即用IP环境能让用户在图形化环境或者命令行环境(如果他们喜欢)中工作。

 

IP Integrator不仅具有器件感知能力,也有套件感知能力。所以当设计人员选用赛灵思Zynq-7000 SoC视频及成像套件,并在IP Integrator中实例化Zynq-7000 All Programmable SoC处理系统时,Vivado设计套件会用正确的外设、驱动程序和存储器映射来预先配置处理系统,为开发板件提供支持。嵌入式设计团队现在能够针对双核ARM处理系统和高性能FPGA逻辑,更加迅速地识别、重用和集成IP/硬核。

 

用于广播的Smarter Vision参考设计平台

赛灵思提供的广播专用设计平台将制造商所需的所有软/硬件集成在一起,以便迅速构建不同系统并全面验证各种视频创建及分配应用的性能。

 

赛灵思广播参考设计和SmartCORE IP可满足对更高系统存储器带宽、更高多通道视频性能以及更低功耗的需求。赛灵思平台可简化全套广播音频视频解决方案的开发。这包括智能传输接口(如为标清(SD)、高清(HD)3G-SDI(全高清)标准提供支持的SMPTE串行数字接口(SDI)),以及通过最新10Gb IP视频传输、DisplayPort 1.2和即将推出的HDMI 2.0接口标准整合多个SDI通道。HD MI 2.0接口可支持4Kp60视频,而目前的HDMI 1.4a可支持4Kp30视频。赛灵思已经开发出的实时视频引擎(RTVE)使用包括逐行扫描、缩放器和屏幕视控系统在内的多个SmartCORE IP核,运用先进的SmartCORE<

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了