如何使用Vivado的高层次综合

发布者：jackzhang 时间：2013-05-07 14:12:11

了解如何识别您设计中的时序瓶颈。在综合阶段开始分析您的设计是一个能快速提供设计的性能的有效方法。Vivado的时序报告、延迟直方图和原理图可以帮助您快速理解哪些是最重要的路径。所有这些功能都可以彼此交叉探测。

视频:

深入浅出玩儿转FPGA
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
从零开始大战FPGA基础篇
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
Verilog基础及典型数字
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了