XAPP524：串行LVDS高速ADC接口

 http://www.xilinx.com/support/documentation/application_notes/xapp524-serial-lvds-adc-interface.pdf

Marc Defossezb编辑的本应用指南介绍了如何利用7系列FPGA中的专用SelectIO™串并转换器（ISERDESE2原语）连接可输出串行低压差分信号（LVDS）的模数转换器（ADC）。相关参考设计介绍了一种基本LVDS接口，可将Kintex™-7 FPGA连接到具有高速串行LVDS输出的ADC。目前采用的高速ADC其精度主要为12位、14位或16位，而且单个封装内可包含多个转换器。封装中的每个转换器既可独立运行，也可交错运行，从而将转换（采样）速度提升两倍或四倍。

不管是独立模式还是交错模式，设计人员都可以使用一个或者两个物理串行输出连接接口设备。一组差分输出集合称为数据通道。使用一个数据通道时，转换器工作在单线模式下；使用两个数据通道时，则工作在双线模式。对于每一种可能的数据输出组合，一般都提供一个高速数位时钟和一个采样率帧时钟。单线模式在单数据速率和双数据速率配置下使用，而双线模式则仅在DDR模式下使用。