Dinesh Kumar编写的本应用指南介绍了如何利用Zynq™-7000 All Programmable (AP) SoC中的赛灵思原生IP,创建具备数字视觉接口(DVI)输入和视频测试模式发生器(TPG)输入的视频系统。该参考设计针对的是ZC702评估板,可对视频IP核进行配置,使其具备60Hz的帧处理速率和1920 x 1080的分辨率。该参考设计还能显示系统级带宽使用率和视频时延等指标。这样,设计人员就能利用Zynq-7000 AP SoC创建具备DVI输入和TPG输入的复杂、高性能视频系统。
本应用指南演示了如何使用FreeRTOS操作系统——Zynq-7000 AP SoC的两种推荐操作系统之一(另外一种是Linux)。 FreeRTOS是一种只含有少量文件的免费操作系统,易于连接、使用和维护。FreeRTOS支持多线程或任务、互斥器、信号灯和软件定时器。在参考设计中,主应用在一个FreeRTOS线程中运行, 同时创建另一个FreeRTOS线程,用以逐渐改变屏幕视控系统(OSD)的透明度,以显示混合效果。
该设计使用两个AXI视频直接存储器访问(VDMA)内核, 用以同时传送四个视频流(两个发送视频流和两个接收视频流),每个视频流的帧尺寸为1920 x 1080,帧速率为60 帧/秒,每像素24个数位(RGB)。带视频时序控制器(VTC)的TPG模块负责驱动其中一个VDMA,同时,DVI-In的输入视频负责驱动另外一个VDMA。两个VDMA内核的S2MM(数据流到存储器映射)路径中的数据先在DDR中进行缓冲,再通过AXI VDMA的MM2S通道读回并发送到通用OSD内核,由OSD内核负责将多路视频流复用或叠加成单个输出视频流。
OSD内核的输出通过色彩空间转换器驱动板载HDMI视频显示接口。
该参考设计利用Vivado™系统版本2012.4中的赛灵思 Platform Studio (XPS)创建而成。软件采用赛灵思软件开发套件创建,运行于ARM® 双核处理器上,可实现控制、状态和监控功能。该参考设计通过了全面的硬件验证与测试。
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网