你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

专家秘笈大放送:如何将MicroBlaze输入时钟从差分时钟改为单输入

发布者:jackzhang 时间:2013-08-31 12:23:54

如何将MicroBlaze输入时钟从差分时钟改为单端时钟。

感谢Ricky的帮忙。

带图片的版本,请下载附件。  

 

第一步,创建一个工程

 

第二步,删除clock_generator.  

 

第三步,删除时钟输入信号. 

 

第四步,创建一个时钟输入信号. 

 

创建后MHS文件中有下列内容:

PORT clk_100_0000MHz = clk_100_0000MHz, DIR = I, SIGIS = CLK

 

第五步,将proc_sys_reset模块的Dcm_Locked信号做完external信号。如果外部用了DCM,那么可以把那个DCM的Lock信号进来,接到Dcm_locked信号上。如果没有,就接1。 

 

 

第六步,使用新的时钟输入信号

关闭XPS工程。在MHS文件中,替换时钟信号。也可以在XPS工程中做,只是步骤很多。

 

 然后再打开XPS工程,可以看到时钟信号已经全部改变。

 

 第七步,生成顶层代码。如果外部用了DCM,那么可以把那个DCM的Lock信号进来,接到Dcm_locked信号上。如果没有,就接1。

 

module module_3_stub

  (

    sm_fan_pwm_net_vcc,

    RS232_Uart_1_sout,

    RS232_Uart_1_sin,

    RESET,

    LEDs_8Bits_TRI_O,

    DIP_Switches_TRI_I,

    Clock_200

    );

  output sm_fan_pwm_net_vcc;

  output RS232_Uart_1_sout;

  input RS232_Uart_1_sin;

  input RESET;

  output [7:0] LEDs_8Bits_TRI_O;

  input [3:0] DIP_Switches_TRI_I;

  input Clock_200;

  wire proc_sys_reset_0_Dcm_locked_pin;

 

  module_3

    module_3_i (

      .sm_fan_pwm_net_vcc ( sm_fan_pwm_net_vcc ),

      .RS232_Uart_1_sout ( RS232_Uart_1_sout ),

      .RS232_Uart_1_sin ( RS232_Uart_1_sin ),

      .RESET ( RESET ),

      .LEDs_8Bits_TRI_O ( LEDs_8Bits_TRI_O ),

      .DIP_Switches_TRI_I ( DIP_Switches_TRI_I ),

      .Clock_200 ( Clock_200 ),

      .proc_sys_reset_0_Dcm_locked_pin ( proc_sys_reset_0_Dcm_locked_pin )

    );

 

    assign proc_sys_reset_0_Dcm_locked_pin = 1'b1;

   

endmodule

 

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了