你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容

Atrenta 白皮书: 面向 Xilinx FPGA 的 SpyGlass Flow

发布者：jackzhang 时间：2013-10-20 10:16:56

Atrenta 白皮书: 面向 Xilinx FPGA 的 SpyGlass Flow
日益复杂的设计如今可通过 FPGA 实现，使验证成为了主要任务。存在与多个异步时钟域交叉 (CDC) 相关的问题，如亚稳态、数据重新收敛、和 FIFO 完整性等。这些问题已存在于面向 ASIC 的 SpyGlass 中。此文档描述了通过 SpyGlass 进行 XILINX FPGA RTL 设计所需的步骤，清除了 Lint 和 CDC。阅读 pdf

图文资讯

最新课程

深入浅出玩儿转FPGA
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
从零开始大战FPGA基础篇
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
Verilog基础及典型数字
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了

你的位置：EETOP 赛灵思（Xilinx） 社区 >> >> 全部 >> 详细内容

Atrenta 白皮书: 面向 Xilinx FPGA 的 SpyGlass Flow

图文资讯

最新课程

友情链接

你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容