【中文讲解】Vivado UltraFast 设计方法

发布者：jackzhang 时间：2013-12-11 11:26:48

这个培训将会深度介绍适于Xililnx 可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像

视频:

深入浅出玩儿转FPGA
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
从零开始大战FPGA基础篇
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
Verilog基础及典型数字
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了