Vivado DRC（设计规则检查）概述

发布者：jackzhang 时间：2013-12-11 11:32:07

通过本视频了解Vivado 2013.3中的DRC（设计规则检查），以及如何在设计约束中检查问题；如何识别出性能瓶颈以及“methodology_checks" 和 "timing_checks"两个命令的使用方法。

视频:

深入浅出玩儿转FPGA
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
从零开始大战FPGA基础篇
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
Verilog基础及典型数字
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了