你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

如何向Zynq芯片系统PS和PL分配任务 — 甚至可以将这些任务来回调配

发布者:jackzhang 时间:2014-03-24 15:21:20

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

Topic Embedded Products公司推出的Dyplo中间件产品支持Linux系统,可将多个任务分配至Zynq All Programmable SoC当 中的ARM Cortex-A9处理器系统(PS)和可编程逻辑(PL)架构。该款产品通过使用Zynq PL预留的可重构分区来实现这样的功能。Dyplo也可使用Zynq SoC当中的AXI4架构利用可扩展的流管理方案在Zynq PL和PS之间来回调配任务。Dyplo架构和功能可映射到可重构分区,并可利用与标准Vivado设计套件项目流程兼容的图形工具流实现完整的 Linux部署。

这种Dyplo方法可使得设计团队隔离软件功能以支持硬件的实现,在软件中创建原型,并将这些原型转换成硬件,在保持相同界面行为的同时提升性能。 在软件控制下不同的功能可共享同样的FPGA架构——类似于软件线程,但该设计主要针对硬件——可将更多功能集成到特定的Zynq器件,同时降低组件成 本。

以下为一个6分钟的视频, 为您解释Dyplo的独特设计理念:


你也可查看article from the latest issue of Xcell Journal了解与本产品有关的更多信息。

原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Dyplo-middleware-parcels-ou...

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了