赛灵思中国通讯51-Vivado 2013.3 版本的最新消息

赛灵思不断改进其产品、IP 和设计工具，努力帮助设计人员提高工作效率。本文将介绍赛灵思设计工具的当前最新更新情况，其中包括为加速赛灵思 All Programmable 器件设计而构建的以 IP 及系统为中心的全新一代革命性创新性设计环境 Vivado 设计套件。如欲了解有关Vivado 设计套件的更多信息，敬请访问 china.xilinx.com/vivado。
通过产品升级，赛灵思设计工具的功能将得到显著增强并新增一些新特性。保持及时更新升级是确保实现最佳设计结果的简单方式。
Vivado 设计套件 2013.4 版本可从赛灵思下载中心 china.xilinx.com/download 上下载。

VIVADO 设计套件 2013.4 版本亮点
Vivado 设计套件 2013.4 版本支持 UltraScale ™器件，并且其 IP 生成器 (IP Integrator)、Vivado 高层次综合 (VivadoHLS)、Vivado 综合和增量设计流程 (Incremental Design Flow) 等功能得到显著增强。

器件支持
支持以下生产就绪型器件 ：

•   Artix®-7 XC7A35T 和 XC7A50T FPGA
• Zynq®-7000 XC7Z015 All Programmable SoC
  

•  Kintex®-7 7K410T FPGA  
  
• Virtex®-7 X550T FPGA

•  连接功能 IP
•  CPRI™和 JESD204 
• GMII 到 RGMII 
  
• Virtex®-7 PCIe（二代和三代） 
  
• RXAUI 和 XAUI
• 10G 以太网 MAC 和 PCS PMA
• SelectIO™ Wizard
• 整个 Block Design(BD) 可设为“非关联模块”，以便在进行设计迭代时减少不变模块的综合次数。
• 目前用户 IP 可在加入原理图后再重新打包，并且该项目使用的所有 IP 实例都可更新以反映变化。
•   添加对“远程资源”的支持。用户需创建临时项目来构建远程位置的初始 BD。 
  
• IP 集成器现在支持采用“写入 _bd”的“非项目流程”。
  
•  新 设 计 辅 助 围 绕 A X I 从 设备、B R AM 控制器、Z y n q   A l l Programmable  SoC 开发板预设和AXI- 以太网提供。
  
•  IP 集成器现可支持 32 位到 64 位的地址宽度，这对在 IP 集成器中设计多端口存储器控制器很有用。
  
•  现在能用 CTRL-F 在 IP 集成器设计图 (IP  Integratorcanvas) 上查找 IP 或对象。
  
• “Make Connection”新选项能同时连接多个对象。
  
•  用户能在原理图中根据 AXI4 接口类型定制 AXI4 接口颜色，默认情况下所有接口仍显示为相同色彩。

Vivado 综合功能

•   为 DSP 提供一些结果质量改进，包括乘累加函数等，可采用动态操作模式，并完全映射到统一的 DSP 模块上。 
  
• 包含一个以上 DSP 模块的宽乘法器通过优化流水线寄存器的分配得到改进。 
  
• FIR 滤波器推理得到按钮 QoR（参见 UG479 中介绍的 741-MHz 滤波器）。

Vivado 实现工具

在 Pblock 限制与重复使用布局发生冲突而履行该限制将影响时序性能时，增量设计流程会默默忽略掉该限制。未来版本将就 Pblock 行为提供更好的控制。更多增量设计流程变化包括 ：

•   写入 _ 检查点  – 增量后可发出自动增量重复使用报告。
  
•  全新的增量重复使用报告部分列出了当前设计中重复使用的布局和物理限制之间的冲突。

VIVADO 设计套件 :系统版本升级

Vivado 高层次综合功能

Vivado 设计套件 2013.4 版本 HLS 的更新内容包括 ：

•  借助可自动调谐数据以适应 8 位边界的全新数据包选项，能够更顺利地实现 HLS 设计与 AXI4 系统的集成。
  
•  为 AXI4 主接口提供增强功能，用户端口现在可视需要包含到接口中。 
  
• 为采用除法运算的设计提供更高的资源利用率。这些除法运算现在能自动受益于较小的实现。

DSP 系统生成器

借助 AXI4-Lite 从驱动程序以及现有的裸金属驱动程序支持，DSP 系统生成器模块的系统集成现在变得更快速便捷了。

•   对硬件协仿真中的非存储器映射接口的支持使验证得以改进。

了解有关 VIVADO 设计套件和UltraFast 设计方法的更多信息

UltraFast设计方法

为了进一步增强该版本特性，加速设计周期，实现可预见的设计结果，赛灵思目前推出了可编程行业首款综合设计方法。赛灵思精心挑选出专家的最佳实践，并将其整合为一套权威的方法指南，称为 Vivado 设计套件的UltraFast™设计方法。
UltraFast 设计方法有助于项目经理和工程师加速产品上市进程，快速协调来源、限制和设置，从而准确预测日程安排。全新“设计方法指南”涵盖以下各方面 ：

•  开发板和器件规划 
  
• 设计创建和 IP 集成 
  
• 实现和设计收敛
  
•  配置和硬件调试

Vivado QuickTake 教程

Vivado 设计套件 QuickTake 视频教程是介绍 Vivado 设计套件内在功能的示范视频。主要内容包括高层次综合、仿真与 IP 生成器等并定期更新。Vivado培训如需了解有关 Vivado 设计套件的讲师指导的培训课程，敬请访问 ：china.ilinx.com/training。