赛灵思中国通讯52-应用指南

如果您希望进一步了解我们的FPGA如何适用于众多应用，建议您阅读以下应用指南。

XAPP1177：用赛灵思VIRTEX-7 PCI EXPRESS GEN3集成模块的SR-IOV功能进行设计 http:/china.xilinx.com/support/documentation/applica- tion_notes/xapp1177-pcie-gen3-sriov.pdf

评估单根I/O虚拟化（SR-IOV）功能可能是一个相当复杂的过程，不同操作系统和系统平台会存在许多差异。本应用指南在演示赛灵思Virtex^®-7 FPGA PCI Express^® Gen3集成模块的SR-IOV功能过程中，建立了基准系统配置，并为快速启动和评估Virtex-7 FPGA PCIe^® Gen3集成模块特性提供必要的软件。

本文作者Vivek Surabhi介绍了SR-IOV的主要概念，并详细分析了如何配置SR-IOV功能。本文介绍了如何创建配有2个物理功能和6个虚拟功能的PCI Express x8 Gen3端点设计。面向Virtex-7 FPGA VC709连接功能套件的参考设计在SR-IOV系统上已经过硬件验证。

XAPP1171：PCI EXPRESS端点-DMA INITIATOR子系统

 http:/china.xilinx.com/support/documentation/applica- tion_notes/xapp1171-pcie-central-dma-subsystem.pdf

Brian Martin编写的这篇应用指南介绍了通过PCI Express支持端点启动的直接存储器访问(DMA)数据传输的Vivado^® 设计套件子系统。提供的子系统面向Zynq^®-7000 All Programmable SoC ZC706和Kintex^®-7 KC705，能在DDR3存储器和外部连接的PCI Express根联合体之间启动数据传输。您可修改该子系统用于需要在FPGA逻辑内部启动数据事务处理的其它器件或应用。

本应用指南介绍了Vivado 设计套件和设计所用IP核的一些主要特性，首先用Vivado的Tcl命令和脚本生成子系统方框图。设计涉及的其它领域包括PCI Express端点配置、通过PCI Express的DMA启动数据传输，以及用高性能AXI接口实现Zynq SoC处理系统的高吞吐量。作者还探索了64位根联合体（主机）地址空间和32位FPGA（AXI）地址空间之间的动态地址转换，并概括介绍用动态地址转换执行DMA分散/聚集操作的方法。

XAPP1180：参考系统：

采用IPI的KINTEX-7 MICROBLAZE系统仿真

 http:/china.xilinx.com/support/documentation/applica- tion_notes/xapp1180.pdf

本应用指南和参考系统采用赛灵思IP集成器(IPI)工具对基于Kintex-7器件架构的MicroBlaze™处理器系统的功能进行了仿真和硬件验证。该系统包括主存储器和RS232通信等常见外设。作者James Lucero提供了hello_uart和hello_mem等一些单机版软件应用来验证外设功能。

Lucero还介绍了如何设置系统仿真环境，用Vivado仿真器或Mentor Graphics的Model-Sim^®环境执行仿真，以及在硬件上运行设计。文件介绍了在采用Kintex-7 XC7K410TFFG900-2 FPGA的KC705开发板运行设计仿真和硬件验证的情况。