如何使用Xilinx UltraScale SelectIO预加强和CTLE解决在PCB上的信号完整性问题

作者：Steve Leibson, 赛灵思战略营销与业务规划总监

从高速信号来看，印刷电路板印制线是低通滤波器，降低了信号的完整性，并加剧ISI （码间干扰）。SerDes收发器早已使用补偿电路，包括发射器预加重和接收器CTLE （连续时间线性均衡）解决高速、多Gbps链路等的SI（信号完整性）问题。系统性能不断升级，越来越多的芯片到芯片，和板对板信号出现SI和ISI问题。高速DDR4 SDRAM就是这样的芯片，出现了SI问题，还有许多其他器件也出现了SI问题。因此，Xilinx 20nm UltraScale FPGA 在每个SelectIO引脚（不只在SerDes端口上）的发射端加上预加重，接收端实现CTLE功能以应对SI及ISI问题。

要了解Xilinx UltraScale新用户指南中的SelectIO新型功能，可查阅“UltraScale Architecture SelectIO Resources”，也可以查看新视频，迅速了解SelectIO新功能。以下：

原文链接：
http://forums.xilinx.com/t5/Xcell-Daily-Blog/New-video-shows-you-how-to-...

© Copyright 2014 Xilinx Inc.
如需转载，请注明出处