作者:Steve Leibson, 赛灵思战略营销与业务规划总监
Brian Bailey刚刚在半导体技术网站上发表完一篇关于Vivado高层次综合(HLS)的访谈文章,该文章分成3部分,他的访谈对象包括:Cadence/Forte Design Systems公司的解决方案架构师Mike Meredith;Cadence解决方案部门主管Mark Warren;Calypto公司应用工程部副总经理Thomas Bollaert;以及Xilinx的资深总监Devadas Varma。HLS可以提高设计人员的效率,但是也有不少持怀疑态度的人,这并不是什么新鲜的事,在上世纪80年代,怀疑主义者曾经抨击C语言编译器,因为他们已经习惯了汇编语言,然而,C编译器却发展得更好,HLL(高级语言)代码优化进入了一个黄金时期,跟手工编写的汇编语言相比,编译出来的代码往往代码量更小、执行速度更快。接着,怀疑主义者又开始怀疑HDL语言,拿它和门级原理图输入去进行比较,然而,HDL的综合工具却发展得更好,静态时序分析、等价性检查以及形式验证等工具纷纷出现,结果是硬件设计人员可以完成更大的、更加复杂的设计。
现在,轮到HLS了。
那么,在2014年,象Xilinx Vivado HLS之类的HLS设计工具会发展到哪一步呢?我们能达到吗?通过快速阅读Brian Bailey的访谈三部曲,并以历史为参考,结论是不言而喻的。
在这里阅读访谈第一部分,“高层次综合的成长之路”。
在这里阅读访谈第二部分,“高层次综合:存在的重大分歧”。
在这里阅读访谈第三部分,“我们能相信HLS吗?”。
原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Can-HLS-be-trusted-Brian-Ba...
© Copyright 2014 Xilinx Inc.
如需转载,请注明出处
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网