你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

两个演示说明如何在FPGA PCIe Gen3接口将数据传输速率升至7Gbps

发布者:jackzhang 时间:2014-07-14 17:57:15

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

赛灵思的 Virtex UltraScale 和 Kintex UltraScale All Programmable器件包含有PCIe硬模块,以便通过PCIe尽快地传输数据。以下的视频是PCIe硬模块的两个演示。第一个演示是使用完全优化 的PCIe系统,在PCIe内存空间的同一内存位置不断地写入,造成PCIe Gen3 x8接口难度加大。写入数据速率是7Gbps。使用同一系统从单一存储页面读取的读取速度是6.9Gbps。这些高度专业化的读/写测试是为了验证 PCIe最大带宽。

第二个演示采用Northwest Logic的 DMA引擎按照更加符合实际系统操作的方式操作UltraScale PCIe硬模块。(PLDA还提供兼容赛灵思PCIe硬模块的DMA引擎)。该系统按照Linux操作系统的方式操作,可在整个PCIe存储空间进行存储 访问。在这种模式下,读取速率是6.38Gbps,写入速率为6.16Gbps。


原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Two-demos-show-you-how-to-c...

© Copyright 2014 Xilinx Inc.
如需转载,请注明出处

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了