你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

XAPP1199:通过带正向纠错功能的IP网络传输SMPTE 2022-5/6高比特率媒体

发布者:jackzhang 时间:2014-07-27 08:06:38

这里演示的IP视频传输(video-over-IP)网络系统充分发挥了LogiCORE™ IP SMPTE 2022-5/6 IP视频传输发射器和接收器内核的高性能特性。Gilbert Magnaye、Josh Poh、Myo Tun Aung和Tom Sun等共同提供的参考设计重点介绍了通过内置正向纠错(FEC)引擎的10-Gbps以太网如何传输高比特率原生媒体。该设计能支持多达3个SD/HD /3G-SDI流媒体。

发射器平台采用3个SMPTE SDI内核接收抵达的SDI视频流。接收的SDI流经多路复用并用SMPTE 2022-5/6 IP视频传输发射器内核打包在固定大小的数据报包中,再用10Gb以太网MAC内核发送。10Gb链路得到10Gb以太网PCS/PMA内核的支持,采用 光缆连接到接收器端。在接收器平台上,10Gb以太网MAC收集以太网数据报包。SMPTE 2022-5/6 IP视频传输接收器内核过滤、拆开数据报包,然后多路分配成不同的流,再通过SMPTE SDI内核输出。以太网SMPTE SDI数据报包缓存在DDR3 SDRAM中,供发射器和接收器使用。

DDR流量通过AXI4互联接口传输到7系列AXI存储器控制器。MicroBlaze处理器初始化这些内核和并读取相应的状态。参考设计面向的是赛灵思Kintex-7 FPGA KC705评估套件。

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了