你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容

Vivado 教学视频：静态时序分析与约束验证

发布者：jackzhang 时间：2014-10-10 19:28:47

在考虑为您的 FPGA 设计实现时序收敛之前，必须首先设置时序约束。不过，确定约束的正确性相当具有挑战性。在本期的 Chalk Talk 教学中，Amelia Dalton 与 Xilinx 的Ron Plyler 探讨一些用来设置和验证时序约束的功能强大的最新方法，帮您利用 Xilinx 的 Vivado 设计套件实现时序收敛。

视频:

图文资讯

最新课程

深入浅出玩儿转FPGA
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
从零开始大战FPGA基础篇
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
Verilog基础及典型数字
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了

你的位置：EETOP 赛灵思（Xilinx） 社区 >> >> 全部 >> 详细内容

Vivado 教学视频：静态时序分析与约束验证

图文资讯

最新课程

友情链接

你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容