你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

ARM, AMD加入RapidIO,共同开发64位处理器开发高速、多套接字相关互联标准

发布者:jackzhang 时间:2014-11-04 16:04:52

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

ARM和AMD宣布,他们加入RapidIO.org,跟标准组织的现有成员一起为多个64位ARM处理器相连开发开源规范。RapidIO 是一个开放标准的基于数据包交换的互联体系结构,拥有大批合作伙伴的生态系统。现在RapidIO.org里有一个专业的ARM 64-bit Coherent Scale Out任务组。任务组的工作成员包括AMD、ARM、Cavium, Freescale(飞思卡尔), IDT, IIT Madras, Mercury Systems, Mobiveil, 德州仪器(Texas Instruments)和赛灵思(Xilinx)。

RapidIO是目前唯一一个拥有预定义的一致性覆盖层的基于标准的互联结构,这为紧密耦合的ARM 64位处理器建立基于标准的互联打造了良好的基础。任务组将会关注最佳的途径,将ARM缓存相关的互联映射为RapidIO。作为任务组的成员,赛灵思遵循这些开发的轨迹,因此公司将会在适当的时候准备好支持规范。赛灵思已经在LogiCORE IP家族中提供了RadipIO Gen 2 Endpoint IPSerial RapidIO Gen 1.3 IP with extensions for Gen 2, 5Gbps line rates

原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/ARM-AMD-join-RapidIO-to-dev...

© Copyright 2014 Xilinx Inc.
如需转载,请注明出处

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了