为OpenCL，C, C++打造类似于CPU/GPU的软件开发环境

作者：Steve Leibson, 赛灵思战略营销与业务规划总监
使用FPGA进行应用加速时可实现25倍的性能功耗比提升

赛灵思SDAccel为数据中心应用程序开发人员提供了他们期望的完美的基于FPGA应用加速的开发环境，可以带来软件定义的、类似于CPU/ GPU的开发体验，并且实现25倍的性能功耗比提升。SDAccel包括一个快速、架构优化的编译器，以有效地利用片上FPGA资源;采用熟悉的软件开发流程，包括一个基于Eclipse的集成开发环境（IDE），用于代码开发、分析和调试，提供类似于CPU/ GPU的工作环境;并且对于不同的数据中心应用程序，该动态可重构加速器可以在运行时调入以及调出内存，以针对性优化。在运行时，应用中的多个内核可以调用及调出FPGA，此时并不会破坏服务器CPU和FPGA之间的接口，以实现不中断的FPGA应用加速。

赛灵思SDAccel编译器支持OpenCL、C、C++、内核和对应高性能赛灵思FPGA之间的任意源码组合。该SDAccel编译器提供高端CPU10倍的性能提升，而且功耗只是GPU的1/10,同时又维护代码的一致性，并且采用传统的软件编程模型，方便应用程序迁移并节约成本。根据合作伙伴的基准测试，SDAccel编译器提供3倍于竞争FPGA解决方案的性能和资源效率。SDAccel编译器自动生成的设计，甚至可以比手工编写的RTL设计方案性能更好，在某些情况下，性能超出20％。

哪怕事先只有很少甚至没有FPGA经验，开发人员也可以采用他们熟悉的工作流程，以优化他们的应用程序，并利用FPGA平台。该IDE提供了代码模板和软件库，可以在X86平台上进行编译、调试、分析以及FPGA仿真。当准备部署时，就可以在数据中心就绪COTS FPGA平台上通过完成自动化指导插入来实现该算法。数据中心就绪加速板可以从Convey Computer、Alpha Data Parallel Systems和 Pico Computing获取。更多COTS合作伙伴将在2015年早期加入。

SDAccel库包括内建的OpenCL plus DSP、视频和线性代数库，以对应高性能、低功耗实现。赛灵思联盟成员Auviz Systems为SDAccel提供优化的、特定领域的OpenCV和BLAS库。

应用程序开发人员可以开始在x86仿真空间完全使用SDAccel，以构建正常工作的代码。当他们的算法成熟后，可以分析代码并找出可受益于加速器的代码段。然后，在体系结构层继续运行时，开发人员可以拿出这些目标部分，无缝地使用快速的、自动生成的、周期精确的内核仿真来调试和优化硬件加速器。这前两个阶段并不需要FPGA。一旦经过验证，应用程序就可以准备移植到主机/FPGA系统上。从程序员角度来看，该SDAccel开发环境支持所有友好的编程体验。

SDAccel提供了唯一的基于FPGA动态可重构加速器，可以像CPU/ GPU一样实现运行时实时更新。基于FPGA硬件加速器方案的独特点在于，独有的基于FPGA的动态可重构功能可以加载新的硬件加速内核——类似于CPU/GPU加速器的功能——同时保持关键系统接口和功能的正常运行，如存储器、以太网、PCIe和性能监视器。也就是说在更新内核时，SDAccel可以保证系统正常运转。这种运行时的系统可重构功能非常适合即时更新数据中心的计算需求和负载。这种能力甚至可以带来战略上的优势，这样的一个案例是：在运行中进行图像搜索、视频转码和图像处理之间的切换。

所有这些优势都归功于硬件复用带来的资源优化，这在数据中心环境中是一个显著优点。简单来说，一个基于SDAccel的系统可以在今天加速一个应用，如果明天需要加速另一类应用，该系统可以快速平滑地升级。

有关赛灵思SDAccel新开发环境的更多信息，请点击这里。如果您正在参加本周在New Orleans举办的SC14（超算2014），请访问赛灵思展台（编号3903和编号4003），在那里您就可以亲自见到SDAccel。

原文链接：
http://forums.xilinx.com/t5/Xcell-Daily-Blog/CPU-GPU-like-software-devel...

© Copyright 2014 Xilinx Inc
如需转载，请注明出处