赛灵思在其UltraScale FPGA上集成了Interlaken IP,可简化包处理系统互联。
作者:Martin Gilpatric
赛灵思公司收发器技术市场营销经理 martin.gilpatric@xilinx.com
带宽是个有趣的东西。十年前,大多数人都不清楚什么是“每秒字节”。而今天,在线视频、智能手机和各种现代化互联社会不可或缺的设备让带宽成为所有人关注的问题。这些应用告诉人们,带宽非常重要,人们也清晰地意识到需要更高的带宽。
遗憾的是,高级堆栈顶层观点会制约为家庭以及便携式设备提供更多比特与字节所需的技术发展。所有这些数据都要求我们的基础设施必须跟上发展要求。过去依靠10Gbps光学技术的互联机制现在已经发展到40乃至100Gbps,而不久的将来还有望推进到400Gbps。
当今产业中的INTERLAKEN
在整个过程中,基础包处理任务和架构并没有发生巨大变化。同样,100Gbps系统面对的许多封装、功耗和热性能限制与其前代技术也一样。这意味着系统所有组件都需要大幅提高速度。更重要的是,这些器件之间的互联必须能够很容易扩展。系统中使用的FIC、NPU、MAC及其它ASSP来自众多不同的供应商,这导致问题进一步复杂化。这些器件采用各种互联宽度和速率来实现目标吞吐量。
现在,赛灵思和Interlaken协议已着手协助解决包处理功能之间的社交互联瓶颈问题。由思科和Cortina合力打造的Interlaken旨在应对这些挑
战。赛灵思 FPGA可通过高性能可编程逻辑和高性能收发器轻松实现这项标准。以下三个方面使得Interlaken成为应对这些难题的最佳协议:
其具备高度可扩展性;Interlaken非常适用于OTN 和以太网系统;它是一项开放式协议。
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网