你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

新版的UltraScale用户手册指导FPGA与DDR3和DDR4 SDRAM连接

发布者:jackzhang 时间:2015-01-13 17:46:04

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

当你采用Xilinx UltraScale Al Programmable器件进行印制电路板的设计时,新出版的XilinxUltraScale架构PCB设计用户指导手册(UG583)会给你提供很多不同的设计建议,页数多达122页。当然不仅仅局限于存储器的连接设计,我发现对于DDR3与DDR4 SDRAM的连接设计也特别的有意思。例如,下面的插图是取自指导手册关于DDR3地址总线和时钟总线设计的说明。


与上面的插图相比,下面的是指导手册中关于DDR4的地址总线,指令控制总线和时钟总线的设计说明:


原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/New-UltraScale-pcb-user-gui...

© Copyright 2014 Xilinx Inc
如需转载,请注明出处

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了