你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

三大因素让Interlacken(内部通信总线)成为高速系统设计的最优选择

发布者:jackzhang 时间:2015-01-13 17:57:00

作者:Martin Gilpatric

内部互联过去常常依靠10-Gbps的光学通信,不过也已经发展到了40到100Gbps,但是现在让我们来看一下,在不就的将来有可能达到400Gbps。这就意味着系统内的每个组件需要在更高的速率上工作,而这些器件之间的互相连接的通信机制也需要进行扩展。Interlaken总线是Cisco和Cortina公司共同努力的结果,在设计之初就明确要满足内部高速通信的挑战。让Interlacken成为最优的通信协议主要是一下三方面:它是高度可扩展的,能够很好的兼容OTN和Ethernet系统,它是一个开源的协议。Xilinx与Interlaken协议携手前进,打破了分组处理功能模块之间串行内部互联的传输瓶颈问题。

Interlacken的设计提供了最大化的灵活性和可扩展性,在设计规范中没有预先定义传输速率和管道的数据宽度。这就意味着,例如你可以实现150Gbps的接口,足够封装100G Ethernet数据通路(包括数据包报头),可以采用12通道,每个通道速率12.5Gbps或者采用6通道,每通道速率25Gbps。无论采用哪种形式,与Interlaken通信的逻辑接口都会保持不变,简化了其余部分的系统设计。

Interlacken丰富的特性和开源免注册的事实已经为广泛使用打下了基础。很多ASSP(专用标准产品)采用Interlaken,并且Interlacken IP核也已经推出,这样就易于被设计者使用(尤其是使用Xilinx的FPGA)。在UltraScale架构的FPGA芯片中,Xilinx已经集成了在硅晶片上集成了Internlaken IP核。单一的Xilinx Interlaken 模块可以实现12通道每通道传输速率12.5Gbps或者6通道每通道25Gbps。在将Interlaken做成固定特性之前,Xilinx通过开放更多的片上结构逻辑和减少时序上的变化让设计者免费使用,这样Interlaken的软核实现才问世与大家见面。

UltraScale架构的FPGA芯片内部的GTH和GTY收发器能够支持Interlaken协议的很多特性,这样他们才能在各种的情形下运行良好。在所有的UltraScale架构的FPGA芯片中GTH收发器都是可用的,线路速率可以从500Mbps到16.3Gbps,然而GTY收发器只集成在Virtex系列的UltraScale架构的FPGA芯片中,线路速率可以达到32.75Gbps,以确保UltraScale架构的FPGA芯片能够支持链路上的其他设备所要求的线路速率。

所有接收端的均衡特性是自适应的,这就简化了这些高速的内部互联,不论是100G Ethernet 、OTU4.4(光转化单元)或者是更宽的Interlaken通信接口。设计者没有必要在处理过程、操作电压和温度发生变化时,手动调节各个环节来让这些连结保持不变。

下面的5分钟视频展示了集成在Virtex UltraScale架构的All Programmable FPGA芯片内部的32.75 GTY收发器:


注:这篇博客是从一篇更长的文章中摘录出来的,文章是由Martin Gilpatric主笔的“UltraScale Brings Interlaken Onboard for High-Bandwidth Designs”(UltraScale为高带宽设计带来板载Interlaken),这篇文章也刊登在第89期Xcell Journal杂志上。

 点击这里可以下载第89期Xcell Journal 杂志的PDF格式文档。

点击这里可以在线阅读第89期Xcell Journal 杂志。

© Copyright 2014 Xilinx Inc
如需转载,请注明出处

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了