作者:Steve Leibson, 赛灵思战略营销与业务规划总监
赛灵思正式宣布发货了首批20纳米 Virtex UltraScale VU440 All Programmable器件。我们一起来看看这些参数:
• 432,680逻辑单元
• 88.6Mbits的BRAM
• 2880个DSP48E2 slices
• 6个PCIe嵌入式IP硬核
• 3个100G以太网嵌入式IP硬核
• 48个 16.3Gbps GTH SerDes端口
• 1456个用户 I/O引脚
这是个“庞然大物”——多亏了3D IC技术——当周围的人告诉你说“你不能再薄,再多,拥有再多的逻辑门了。”的时候,它为SoC和ASIC原型化提供支持。
眼见为实,这里有使用其中一个器件的性能演示视频,在一个Virtex UltraScale VU440器件上实现10个ARM Cortex-A9 32-bit RISC CPU,同时在如此大的器件上的不可思议的利用率:
• 77% CLB LUT的利用率
• 67%存储空间利用率
• 18% CLB寄存器利用率
• 6% DSP利用率
所有10个ARMCortex-A9 CPU满足时序要求,并以50MHz运行。这真是对Vivado Design Suite处理如此大型设计的能力的考验。
这是视频:
原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Ginormous-Virtex-UltraScale...
© Copyright 2014 Xilinx Inc
如需转载,请注明出处
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网