作者:Steve Leibson, 赛灵思战略营销与业务规划总监
在CES上,Barco Silex获得了“JPEG2000互操作性标准化与产品化”类别的科技与工程艾美奖,这个奖项是由国家电视艺术与科学研究院颁发的。这个奖表彰了Barco Silex和视频服务论坛(VSF)里的其他一些科技公司,肯定了他们为JPEG2000视频压缩系统互操作性的提升所做的工作。CES大会期间,在Las Vegas的Bellagio酒店举行了颁奖典礼,但是实际上Barco Silex在去年八月份就发出了获奖的消息。
Barco Silex的视频团队是由Jean-Marie Cloquet领导的,他是公司图像处理部分的主管,在VSF J2K活动小组里面起到了关键的作用,在2014年的4月份给出了技术推荐的最终版本——“通过IP MPEG-2 TS格式下JPEG2000广播文件视频的传输”。
BarcoSilex有很多JPEG 2000代表作品,包括这个精简的实时硬件解码器引擎,并且已经为数字影院(DCI)和高清(HD)视频应用进行了优化。公司的BA109 JPEG2000解码器IP能够保持大分辨率帧格式的解码要求,包括4096x2160分辨率和帧率每秒高达48帧。它的BA110 JPEG2000编码器IP核专用于DCI(数字影院项目)和HD视频应用,能够对大分辨率的平铺的彩色帧进行编码,采用4:4:4或者4:2:2的采样格式。BA110生成的压缩数据流符合ISO/IEC 15444-1规范(JPEG2000)。
BarcoSilex JPEG2000 IP核能够在Xilinx 7系列 All Programmable器件上使用,包括Virtex-7,Artix-7 FPGA芯片和Zynq SoC以及低端的Spartan-6 FPGA芯片。
原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Barco-Silex-accepts-Technic...
© Copyright 2014 Xilinx Inc
如需转载,请注明出处
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网