内存性能在决定整个系统性能上起关键作用,即使是高速的DDR4和DDR3 SDRAM也不例外。赛灵思Vivado设计套件 包括MIG (内存接口生成器),为你基于FPGA的设计创建最优化的内存控制器。
是德科技的朋友在2015年1月13日举办了一期网络研讨会,题目是“深入揭秘超过2400 Mbps的DDR4/LPDDR4”该网络研讨会是关于超过2400Mbps的SDRAM的最新检测和测量技术,借用热力学温标或称绝对温标发明者爱尔兰 第一代开尔文男爵(Lord Kelvin)的话,“如果你无法测量,那么你就没法提高。”可见测量是何其重要!
该网络研讨会演讲者是是德科技内存检测产品经理Jennie Grosslight。对于输入、输出和使用高速SDRAM的技巧,我还没见过比Jennie知道的更多的人。每次我跟她谈话或者听她的演讲我总能学到新的东西。
这里可以了解研讨会详细信息:
https://event.on24.com/eventRegistration/EventLobbyServlet?target=regist...
你也可以观看下13分钟的关于使用赛灵思MIG和UltraScale FPGA的视频。视频包括使用基于Vivado的MIG当前版本的演示。(赛灵思MIG所有的工作都使用超简化和功能加强的Vivado配置向导,从2014.3工具开始的。)
关于使用赛灵思UltraScale 器件DDR4 SDRAM的更多信息,见之前的Xcell Daily 博客:
Secrets of the UltraScale architecture’s DDR4 SDRAM interface
New UltraScale pcb user guide gives advice on connecting FPGAs to DDR3 and DDR4 SDRAMs
Want more detailed info on DDR4 SDRAM usage with Xilinx UltraScale All Programmable Devices?
Ready for DDR4-2400? Need the bandwidth? Need the lower power consumption? Watch this 8-minute video
Avoid the three pitfalls of designing with DDR4 SDRAM – Live from DesignCon 2014
原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Keysight-Webcast-Breakthrou...
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网