作者：Steve Leibson, 赛灵思战略营销与业务规划总监
1400多人阅读了上个月的博文“JESD204B ADC interface magically commutates Gsamples/sec into a polyphase channelizer”， 这篇博文描述了拥有JESD204B接口的ADC怎样切换或抽样千兆样点/每秒的数据流，变成多个低速流，为的是用多相信道器并行处理。如果你懂得最后一 句话，你会很高兴可以学到现在在赛灵思System Generator的最新发布中有一个可配置的超级采样FIR滤波器，可以在最近的Vivado 2014.3 release中找到。
原文链接：
http://forums.xilinx.com/t5/Xcell-Daily-Blog/Super-Sample-FIR-filter-in-...
© Copyright 2014 Xilinx Inc
如需转载，请注明出处
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网
