作者:Steve Leibson, 赛灵思战略营销与业务规划总监
FEC是电子世界里不可或缺的元素之一。关于FEC有两个事实:
1.如果你不知道FEC是什么,那你就不需要FEC。
2.如果你知道FEC是什么,那你就需要FEC。
(FEC是旨在差错校正的模块)
赛灵思刚刚宣称将把一个低延时100G IEEE 802.3bj Reed-Solomon差错校正(即RS-FEC)作为LogiCORE IP块,这一做法旨在实现在符合SR4,CWDM4,PSM4或ER4f等标准的光媒介上进行100G以太网高速通信。对于集成了100G以太网IP 的FEC块,也有一个参考设计例程。在OFC2015大会上,在Finisar(在以太网联盟展台 #2531)和TE Connectivity(#1417展台),赛灵思公司展示了这个由Xilinx Virtex UltraScale VU095 FPGA实现并能光模块配合的100G RS-FEC。
原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/New-Reed-Solomon-FEC-IP-wor...
© Copyright 2014 Xilinx Inc
如需转载,请注明出处
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网