当演示IVP图像/视频处理器和MIPI IP时，Cadence公司要做什么？Cadence公司当然要建立一个基于赛灵思的FPGA仿真平台。（构建用于演示的SoC需要花费很长时间和很高的成本。）在美国加州圣克拉拉嵌入式视觉峰会2015上Cadence公司的Pulin Desai和我录制到了Cadence IVP实际演示的快速视频，视频演示了该demo执行实时人脸识别并采用MIPI IP把标记过后的视频投影到LCD。
基于赛灵思全可编程芯片的Cadence演示平台，其包括两个Artix-7 FPGA和隐藏在散热片和风扇下的第三颗器件。Cadence的MIPI IP是物理IP，所以演示中它是作为红色子插件板上的一个小的定制IC。
注意：采用赛灵思设备时您可以直接使用MIPI接口，最多采用几个电阻，见“Swipe these Low Cost FPGA-based MIPI DSI and CSI-2 Interfaces for Video Displays and Cameras”
原文链接：
http://forums.xilinx.com/t5/Xcell-Daily-Blog/The-best-way-to-demo-SoC-IP...
©Copyright 2014 Xilinx Inc
如需转载，请注明出处
