你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

ASIC设计-FPGA原型验证

发布者:jackzhang 时间:2015-08-21 08:57:50

作者:caoshangfei     
EETOP网友原创作品:断断续续写了一个多月,总结了一些东西,方便自己阅读,尤其vivado是xilinx新出的工具,中文教程很少,前半部分主要介绍了QuartusII等一系列工具的使用和开发流程;后半部分主要介绍了vivado 14.2的使用和debug调试,都是实践经验,绝对实用,还有一些更高级的技巧,以后有机会再和大家讨论,希望能对大家有帮助(忘了写Xilinx中类似Altera的In-System Memory Content Editor工具是data2mem,可以修改.bit文件中ROM的内容,不需要重新综合)主要内容大纲如下:

1  ASIC 验证技术  ......................................................................................................  1

1.1 ASIC 设计流程  ...............................................  1

1.2 FPGA 验证技术  ...............................................  3

1.3 Altera 与 Xilinx 工具对比  ....................................  3

1.4 VHDL 与 Verilog 对比  .........................................  5

1.5 Verilog 良好编程习惯  ........................................  6

2   基于 ALTERA 的 ASIC 验证  .................................................................................  9

2.1 Stratix IV FPGA 资源与架构  ..................................  9

2.2 QuartusII 设计工具  .........................................  10

2.3 ASIC 设计转换  ..............................................  11

2.3.1 PLL 设计 ............................................................................................  11

2.3.1 RAM 设计 ..........................................................................................  16

2.4 时序约束  ...................................................  19

2.4.1 QSF&Tcl  .............................................................................................  22

2.4.2 LogicLock  ...........................................................................................  23

2.5 综合布局布线  ...............................................  23

2.5.1 综合设置  .............................................................................................  24

2.5.2 增量编译  .............................................................................................  25

2.5.3 VQM & QXP  ......................................................................................  30

2.5.4  时序分析  ............................................................................................  30

2.6 下载设计文件  ...............................................  32

2.7 Debug  ......................................................  32

2.7.1 In-System Memory Content Editor  .....................................................  33

2.7.2 ChipPlanner  .........................................................................................  34

2.7.3 SignalTapII  ..........................................................................................  38

2.7.4 Keep Signals  .......................................................................................  43

2.8 Example 工程  ...............................................  45

3   基于 XILINX 的 ASIC 验证  .................................................................................  49

3.1 Vertex-7 FPGA 资源与架构  ...................................  49

3.2 设计工具 ISE 与 Vivado  ......................................  49

3.3 ASIC 设计转换  ..............................................  54

3.3.1  时钟资源  ............................................................................................  54

3.3.2 PLL 设计 ............................................................................................  58

3.3.3 RAM 设计 ..........................................................................................  61

3.4 时序约束  ...................................................  64

3.5 综合布局布线  ...............................................  70

3.5.1 Blackbox  .............................................................................................  70

3.5.2 Keep Signals  .......................................................................................  71

3.5.3 Strategies  .............................................................................................  72

3.5.4 Incremental Compile  ...........................................................................  75

3.5.5  时序分析  ............................................................................................  77

3.5.6 Generate Bitstream  ..............................................................................  81

3.6 下载设计文件  ...............................................  84

3.6.1  下载 bit 文件  .....................................................................................  84

3.6.2  下载 mcs 文件  ...................................................................................  87

3.7 Debug  ......................................................  88

3.8 Example 工程  ...............................................  94

3.8.1  导入 ISE & Synplify 工程  .................................................................  94

3.8.2 Working with Tcl  .................................................................................  95

3.9 Gate Clock 处理  ............................................  99

3.10 多片 FPGA 验证  ............................................  101

4   DDR 相关技术  ....................................................................................................  104

4.1 DDR Controller  ............................................  108

4.2 DDR PHY  ...................................................  111

4.2.1 Altera PHY  ........................................................................................  111

4.2.2 Xilinx PHY  .......................................................................................  113

5   硬件技术  ..............................................................................................................  117

5.1 PCB 设计注意事项  ..........................................  117

5.2 电磁兼容与信号完整性  ......................................  117

5.2.1  端接匹配  ..........................................................................................  118

5.2.2  防止地弹  ..........................................................................................  118

5.2.3  减小串扰  ..........http://bbs.eetop.cn/thread-463133-1-1.html..................................................................................  119

5.3 FPGA 开发板使用注意事项  ...................................  120

总 结  ............................................................................................................................  121



下载地址:


最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了