你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

Vivado Design Suite 2015.3 现已发布

发布者:jackzhang 时间:2015-10-13 10:52:38

Vivado 2015.3 运用 IP 子系统将设计提升至新高

赛灵思发布 Vivado® Design Suite 2015.3 版本。这一新版本通过支持设计团队利用最新针对市场量身定制的即插即用型 IP 子系统在更高的抽象层上工作,使得平台和系统开发人员能够提高生产力并降低开发成本。

最新版本特性:

  • 全新 IP 处理器子系统:面向 Ethernet , PCIe®, OTN, 视频处理的高度可配置、市场定制的 IP 子系统
  • Vivado HLS 和 Vivado IP 集成器的增强功能:基于 Vivado HLS C /C++ 的 IP 生成与验证不仅可显著减少开发工作与时间,同时还可最大化代码复用。使用 IP 集成器和自动 AXI 互联可轻松将 HLS IP 与赛灵思即插即用 IP 及 IP 子系统进行集成。
  • UltraScale™ 器件支持:支持新器件以及更高质量的结果与编译时间。

在最新版本说明中了解所有上述内容以及其它内容。


点击下载

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了