针对Xilinx可编程片上系统的硬件加速方案的研究

：当前嵌入式计算应用不断增加， 嵌入式系统需要具备相 当的处理能力以满足应用需求． 在 系统中耦合一个专用硬件处理模块来加速某种计算机密集型应用是一种被广泛采纳的有效手段． 针对基于X i l i n x   F P G A的可编程片上系统， 从体系结构角度分别研究了三种形式的硬件加速方案： ( 1 ) 与 C P U耦合的协处理器； ( 2 ) 挂接在 P L B总线上的加速器； ( 3 ) 挂接在 MPMC S w i t c h   F a b r i c上的加速器． 分析了三种方案各 自的特点． 在实验环节选取 了1 2 8位 A E S加密算法， 并在 X i l i n x   V i r t e x 5器件上做了硬件实现， 结果表明基于 MP MC扩展的加速器方案性能较好 ， C P U占用率最低．

针对Xilinx可编程片上系统的硬件加速方案的研究.pdf(447 KB)