跟Xilinx SAE 学HLS系列视频讲座--第一课：软件工程师该怎么了解 FPGA 架构？

现如今，日益复杂的电子产品中使用的先进设计正在挑战密度、性能和功耗的极限，同时也使设计团队面临挑战，要求我们必须在限定的预算，限定的时间内完成设计目标，从而获得市场机会窗口。赛灵思全可编程器件拥有强大的灵活性与高性能，但传统的 RTL 开发则让开发团队将大部分时间和资源耗费在细节的实施上……

现在，Vivado® HLS（高层次综合）来了！

无需手动创建RTL

直接使用 C，C++ 以及 System C 语言规范

让系统和设计架构师能够把更多的时间放在较高层次的描述中

获得更快的验证时间和最大的生产效率的提升

所以……

我们的目标是：更优，更快，更鲁棒！

本系列教学视频由赛灵思高级战略应用工程师带领你从零开始，一步步深入掌握 HLS 以及 UltraFAST 设计方法，帮助您成为系统设计和算法加速的大拿！

课 程 目 录

课程更新时间：每月的第二，第四个周二

Lesson 1：软件工程师该怎么了解 FPGA 架构？

课程介绍：本视频将由赛灵思专家向您详细介绍 FPGA 的架构，以及作为软件开发人员来说，应该对 FPGA 的哪些知识具备一定的了解？从而加速您的软硬件协同设计。
该视频是 “跟我学HLS”系列教学视频的第一集，更多视频敬请访问 http://forums.xilinx.com/cn.

--- 专家介绍 ---

Lauren Gao（高亚军），赛灵思高级战略应用工程师

Lauren 专注于 C/C++ 高层次综合，拥有多年利用 Xilinx FPGA 实现数字信号处理算法的经验，对 Xilinx FPGA 的架构、开发工具和设计理念有深入的理解。发布网络视频课程《Vivado入门与提高》点击率超过5万、出版《基于FPGA的数字信号处理（第2版）》一书，并广受好评。

视频：