你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

EETOP网友呕心沥血翻译大作:RISC-V资料大全中文版

发布者:jackzhang 时间:2016-09-13 09:00:57

RISC-V资料大全包括以下所列出的几个文档,是EETOP网友:要你命3000(论坛username),花费了大量时间,翻译的最新的RISC-V体系结构手册,提供给大家学习使用!


资料为PDF格式,此处只给出部分资料封面图片,需要该系列资料的,可以点击阅读原文前往EETOP论坛下载。


RISC-V简介:

厌倦了当下的计算机芯片的局限性及其相关的知识产权限制,加州大学伯克利的一个研究小组,正在推动一个开源的替代方案。RISC-V指令集架构最初是开发用来帮助大学计算机架构的教学,但是,现在它的开发者想将它变成主流,帮助推动云计算和物联网等发展。

RISC-V 的开发者之一是David Patterson,他也在80年代参与制作了RISC 指令集。主流芯片架构(英特尔和ARM)都受专利保护,而即便付了授权费,指令集也十分复杂,需要很大的工作量才能让其适应具体的工作需求。而RISC-V做到了开源,免除了昂贵的授权费。这个新的指令集叫做RISC-V,“V”包含两层意思,一是这是Berkeley从RISC I开始设计的第五代指令集架构,二是它代表了变化(variation)和向量(vectors)。


资料列表:


riscv-spec-v2.1中文版.pdf (3.65 MB)

RISC-V指令集体系结构手册-卷1:用户级ISA
riscv-spec-v2.0中文版.pdf (2.87 MB)

RISC-V指令集体系结构手册-卷2:特权级体系结构
riscv-privileged-spec-v1.7中文版.pdf (1.9 MB)

RISC-V指令集体系结构手册:压缩指令集手册
riscv-compressed-spec-v1.9中文版.pdf



RIDECORE是一款采用RISC-V指令集(www.riscv.org)的开源处理器(https://github.com/ridecore/ridecore),它采用了2路超标量乱序执行结构。分支预测采用了经典的GShare算法,可以很好的参考。

RIDECORE概述.pdf (2.97 MB)



资料下载地址:
http://bbs.eetop.cn/thread-604886-1-1.html


最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了