你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

HLS 教学视频 11:描述高效的 C 测试平台 - 输出监测与格式控制

发布者:jackzhang 时间:2016-12-13 20:52:34

  本系列教学视频由赛灵思高级战略应用工程师带领你从零开始,一步步深入掌握 HLS 以及 UltraFAST 设计方法,帮助您成为系统设计和算法加速的大拿!


课程更新时间:每月的第二,第四个周二



描述高效的C测试平台:输出监测与格式控制
Lesson 11


  在之前的课程我们介绍了了解 HLS 的入门,以及通过实例讲解了 HLS 的工作原理,对任意精度数据的处理,数据类型的转换方法,以及 HLS 中的复合数据类型。上节课介绍了描述高速 C 测试平台的测试激励机制。本节课将介绍了测试平台的重要组成部分输出监测,用于将待测模型的输出与参考模型的输出进行比较。同时也介绍了常用的格式控制,增强对输出信息的管理,以便于查找目标信息,为分析与定位错误提供便利。


专家介绍:

Lauren GaoXilinx 战略应用高级工程师

专注于 C/C++ 高层次综合,拥有多年利用 Xilinx FPGA 实现数字信号处理算法的经验,对 Xilinx FPGA 的架构、开发工具和设计理念有深入的理解。发布网络视频课程《Vivado入门与提高》点击率超过5万、出版《基于FPGA的数字信号处理(第2版)》一书,并广受好评。

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了