你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容

如何利用部分可重配置技术优化您的FPGA系统(在线座谈)

发布者：jackzhang 时间：2010-11-05 10:59:49

如何利用部分可重配置技术优化您的FPGA系统
在线座谈时间：2010年11月23日 10:00-12:00

部分可重配置（PR）是一种动态修改逻辑模块的技术，通过在不妨碍其它逻辑运行的同时下载部分比特位文件来实现。赛灵思部分可重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。

数字中频、视频、总线连接或者其它重要的功能可以保持既定的设计，与此同时，其他的功能可以按要求重新载入。通过利用ISE设计套件的部分可重配置设计流程，FPGA设计者将拥有一个强大的解决方案用以：

通过分时功能减少了 FPGA 的尺寸和数量（即成本）
通过按需加载功能降低了动态功耗
通过时分多路复用设计功能提高解决方案的灵活性

“注册参加此次座谈”，您将学习到：

局部可重配置技术设计流程的详细内容
在实际设计中用户如何受益于部分可重配置
致力于利益最大化的设计考虑

你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容

如何利用部分可重配置技术优化您的FPGA系统(在线座谈)

图文资讯

最新课程

友情链接

你的位置：EETOP 赛灵思（Xilinx） 社区 >> >> 全部 >> 详细内容

如何利用部分可重配置技术优化您的FPGA系统(在线座谈)

图文资讯

最新课程

友情链接

你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容