单次事件的颠覆很可能形响到大多数的数宇电子电路。赛灵思很严肃地对待SEU问题，设计设备时充分考虑了如何降低对这些辐射引起的事件的敏感性。因为赛灵思也意识到SEU在商用和实用限制内是不可避免的，因此该公司在Virtex.-5和Spartan0-3A 9伸系列产品中提供了内置的SEU检测功能，以简化并改咎系统设计。
Ken Chapman和Les Jones 编写的一条应用笔记中讨论了处理SEU的策略以及典型计算．重点讨论了解决这些低概率事件的可靠性。附带的参考设计经过优化后可用于Virtex-5 FPGAML505评估平台，但也而已移植到其它硬件中。您可以在任何Virtex-5 FPGA设计中使用其SEU控制器宏．实现SEU检侧哥刚多正计划。
Virtex-5 设备的SEU策略.pdf(389 KB)
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网
