基于FPGA的差分信号阻抗匹配
为了节约PCB板空间，充分灵活利用FPGA内部资源，对FPGA内置差分信号匹配终端进行研究。根据差分信号阻抗匹配的基础理论，在自制的PCB电路板
上利用差分信号线传递时钟和图像数据。在FPGA内设置不同类型的片内匹配终端，通过示波器观察时钟、图像数据，利用Visual
DSP++软件自带的Image
Viewer功能观察图像。结果表明，使用片内匹配终端不会恶化差分信号，并能大大节省PCB板空间，且终端匹配更灵活。
基于FPGA的差分信号阻抗匹配.rar(632 KB)
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网
