基于赛灵思 ISE软件平台用VHDL实现FPGA电路设计
赛灵思 ISE集成综合环境是赛灵思公司的现场可编程逻辑器件数字电路开发工具集，其集成的工具可以使设计人员方便、快速地完成FPGA/CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例。描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网
3_201101192037591oOD1.pdf(244 KB)
