你的位置：EETOP 赛灵思（Xilinx）社区 >> >> 全部 >> 详细内容

基于FPGA与DDR2的ADC采样数据缓冲器设计

发布者：jackzhang 时间：2011-04-21 14:50:13

基于FPGA与DDR2的ADC采样数据缓冲器设计

摘要:介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的高速模数转换(ADC) 采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA 中如何实现高速同步时钟设计和高速数据同步接收设计。

上一篇下一篇

图文资讯

最新课程

深入浅出玩儿转FPGA
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
从零开始大战FPGA基础篇
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
Verilog基础及典型数字
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了

友情链接

FPGA/ASIC资料 FPGA/ASIC论坛 EETOP TI社区 EETOP论坛电子顶级开发网 EETOP微博 XILINX官网

EETOP 赛灵思（Xilinx）社区

@2003-2020 中国电子顶级开发网

京ICP备10050787号京公网安备：11010502037710