赛灵思介绍全球首个统一架构28nm平台

上个月，赛灵思（Xilinx）宣布其Kintex-7 325T FPGA开始发货，这是业界推出最快的28nm新一代可编程逻辑器件产品。近日，赛灵思全球高级副总裁和赛灵思亚太区执行总裁汤立人先生及赛灵思公司亚太区市场及应用总监张宇清先生来京介绍了该公司的最新技术与优势。

汤立人介绍说，Kintex-7 325T器件已经面市并提供样品，首款Kintex-7开发板已经面市，AXI4 IP和目标参考设计开发完毕并投入运行，ISE 13.1设计套件已经针对7系列设计开放。7系列开发板与套件供货比以往更快，更多开发板正在投放到现场或者抵达客户手中。ISE 13.1设计套件发布得非常成功，发布后3周内的下载数量比12版本同期高出60%。

此次赛灵思把芯片和开发板带到了现场，表示已经为市场做好了准备。他说，全球很多客户都在下单，安捷伦是第一个客户。有很多客户已经看过赛灵思的样片，他们都认为，7系列对他们以后的开发有很大的帮助。

 
笔者手中的Kintex-7 325T

 
首款Kintex-7开发板

赛灵思的7系列包括四个系列产品：VIRTEX、KINTEX  ARTIX，以及上个月发布的ZYNQ，一年多来赛灵思推出了四个系列的28nm芯片，比以往的开发速度更快。

张宇清介绍说，28nm的面世不是偶然的。如今市场变幻多端，客户的需求不会因为供应商开发芯片的难度加大、性能提高就给予你更充分的准备时间，他们希望芯片厂商尽快把产品推向市场。同时，功耗和性能之间要取一个平衡点，必须在这冲突的两者当中采取一定程度的妥协。

在设计工具方面，客户希望能够提高设计团队的生产力。要提高生产效率、缩短IP开发过程，唯一的方法就是标准化。赛灵思通过三个行业标准而实现：标准互连、标准封装和标准安全。

首先是互联标准。赛灵思与合作伙伴合作研发推出第三代总线架构，这是一个标准的互联方式，它的好处体现在如果符合这个标准，通过IP验证后，所有IP可以兼容。不但是赛灵思的IP，包括ARM公司的伙伴和其他客户的IP，只要遵循这个标准就可以兼容。

其次，赛灵思提供一个IP封装器。无论是赛灵思的IP还是伙伴的IP，封装后就具有一致性。IP联盟计划里的成员使用这个IP封装器，每家公司的软件接口就一致，这样兼容就会非常容易，在设计的时候速度也会非常快。

张宇清说，赛灵思推出IP封装器的时候是希望分段推出，赛灵思不希望一下子全部推出给所有客户，赛灵思先推出给最紧密的合作伙伴，因为这些伙伴已经跟赛灵思非常紧密了，从5系列、4系列就已经开始合作了。首先在他们中间验证，明年再把它推向市场。赛灵思现在全球有300个伙伴，再加上赛灵思的客户，以及ARM的伙伴，厂商总数就很多了。

最后是行业标准IP-XACT。 这个标准是IEEE推动的，它所有的IP保护也要标准化，这个支持AXI BFM，因为它的功能加密都是标准，赛灵思在ISE13.3可以支持。标准化可以提升使用效率。很多时候IP是复用的，如果没有标准化就要花很多的时间去做复用。

符合这样的需求，赛灵思首先推出的是终端产品系列，其性能非常强大，比现在的Virtex-6强大许多。它的密度和容量大，28nm器件有32个收发器，每个收发器可以跑到12.5G。它存储的速度是业界最快的。K325T功耗很低，内含功耗模块设计，功耗与Virtex-6相比降低了一半。

7系列的一个重要特点就是它的架构从低端到高端、中端三个系列是完全统一的，这样可以方便IP移植。你可以先用Virtex-7做设计，将来要用7系列做一个高端设计，或如果将来设计是希望低功耗也可以用Virtex-7做设计，然后再转向Kintex-7，移植非常容易。

统一架构是一个好的想法，以前赛灵思一直都没有去做的原因是，以前的工艺要求采用低端的架构才能够达到最高的效益。但是在28nm工艺下，本身电子管就很小，如果用低端架构，对整个芯片功耗各方面的影响没有太大的影响。另外，赛灵思不进入很低端的市场，不需要像手机芯片那样低功耗的产品。

采用统一架构后，IP移植会方便很多，一般可以减少一半的时间，比如一个设计六个月，现在用三个月就可以做完移植。因为统一架构也要选择一个架构，是选择低端还是高端？赛灵思选择了高端器件的架构。

高端应用中，用户需要研发支持高带宽、高容量、大规模的并行功能。在设计工具上的需求是，身处异地的团队能够共同进行一个项目设计。赛灵思不仅支持多团队共同设计，还支持部分可重配置，就是可以把FPGA部分功能实施转换，而不需要断电，这可以降低整个FPGA的功耗。这些领域包括一些新兴的应用，如智能电网、医疗成像等。

针对这类高端应用，赛灵思的方案是业界领先的Virtex-7。它包含5280个DSP（去年宣布的时候是4000个），收发器数目也增加到96个，达到了前所未有的高度。在高端器件里，赛灵思的收发器有一部分支持到28Gbps。这里应用了赛灵思相当多的尖端技术，包括堆叠硅片互联技术。

软件方面，PlanAhead帮助同一个项目的多个工程师在不同的地点进行工作。他们设计一个项目里不同的模块，可以很容易用PlanAhead把整个设计归纳成一体，其优势在于时序保持，也就是锁定一块时序，最后集成时不需要时序有任何的改变。另外还有设计保存。以前没有时序保持的时候，每次跑布线候时序要做改变，要重新看设计时序。

低端应用（如工业自动化、消费类电子）要求产品上市快、功耗低，同时性能也不能太差。

针对这些应用，赛灵思Artix系列的收发器增加到了16个（以前是10个），而且速度从3.75G提升到6.6G。Artix器件可以轻松应对低端大批量、低功耗市场，其性能超越了低端FPGA，具备以往一些高端器件才有的功能。AMS （敏捷的混合信号）模块可以很敏捷做电平监控，包括片上电压和热传感器的检测，这些功能以前在高端器件上才会有，现在7系列全线产品和Artix都有这个功能。

所有7系列高、中、低端产品配上赛灵思的软件都可以实现功耗降低。与思竞争对手相比，在没有用动态重配置的情况下他们的功耗比赛灵思大的多，他们必须要用动态重配置才能勉强接近赛灵思，但仍有30%的差距。

ZYNQ系列发布时在国内引起了轰动，博客和网站对这个器件都流露出非常惊讶的反应，因为它在处理器领域中是前所未有的：它既不属于FPGA，也不是单纯的处理器，而是两者合一。实际上它还集成了DSP，所以它是DSP、FPGA和处理器的三合一。其应用主要包括驾驶员辅助、工厂自动化、广播级、监控和雷达等。

ZYNQ的优势主要发挥在工厂自动化方面。跟多芯片方案相比，它在性能、功耗、甚至成本上都会有很大的优势，而且具备灵活性和可扩展性（可编程能力）。

ZYNQ是一个新类别的产品，它是多用途的，它可以符合不同产业的需求同时保持它的性能和低功耗，最重要是缩短了产品的上市时间。它是在传统可编程行业基础上的一大飞跃，是真正意义上的SoC。

赛灵思也推出在ZYNQ这种FPGA加处理器的架构之下新的设计方法。一般来说是软件工程师先设计，设计好算法，把它交付于硬件工程师去实施，有问题再重新返回到软件工程师处做修改。现在赛灵思可以让设计流程的硬件和软件同时进行，也就是说今天软件在设计的时候可以在开发板上直接看到软件设计的算法出来的效果，意味着软件工程师以后也在一定程度上可以去做硬件的事情，设计一个FPGA，以往他要交给FPGA工程师去做，现在他自己可以做了，这是设计生产力上一个很大的转变。