赛灵思Zynq-7000 可扩展处理平台（EPP）将双 ARM Cortex-A9 MPCore 处理器系统与可编程逻辑和硬 IP 外设紧密集成在一起，提供了灵活性、可配置性和性能的完美组合。围绕其刚刚推出的可扩展处理平台（EPP）， 赛灵思在今年3月发布了基于Zynq -7000新系列的首批器件。
采用 28 nm制造工艺， Zynq-7000嵌入式处理平台系列的每款产品均采用带有NEON及双精度浮点引擎的双核 ARM Cortex-A9 MPCore 处理系统，该系统通过硬连线完成了包括L1，L2 缓存、存储器控制器以及常用外设在内的全面集成。(图 1)。尽管 FPGA 厂商此前已推出过带硬核或软核处理器的器件，但 Zynq-7000 EPP 的独特之处在于它由ARM处理器系统而非可编程逻辑元件来进行控制。也就是说，处理系统能够在开机时引导（在 FPGA 逻辑之前）并运行各个独立于可编程逻辑之外的操作系统。这样设计人员就可对处理系统进行编程，根据需要来配置可编程逻辑。
利用这种方法，软件编程模式将与全功能标准 ARM 处理器片上系统（SoC）毫无二致。过去设计师需要对 FPGA 逻辑进行编程以运行片上处理器。那就意味着如果想要使用器件，必须得是 FPGA 设计师。但现在使用 Zynq-7000 EPP，则完全不必担心这一问题。
图 1 —— 不同于以往在 FPGA 架构中嵌入 MPU ，赛灵思全新 Zynq-7000 EPP 系列使用 ARM 处理器而非可编程逻辑来进行控制。
图1中文字：
|
Processing System |
处理系统 |
|
I/OMUX |
I/OMUX |
|
2xSPI |
2xSPI |
|
2x |
2x |
|
2xCAN |
2xCAN |
|
2xUART |
2xUART |
|
GPIO |
GPIO |
|
2x SDIO with DMA |
2 个带有 DMA 的 SDIO |
|
2x USB with DMA |
2 条带有 DMA 的通用串行总线。 |
|
2x GigE with DMA |
2 个带有 DMA 的千兆位以太网 |
|
Static Memory Controller Quad-SPI, NAND, NOR |
静态内存控制器Quad-SPI、NAND、NOR |
|
Dynamic Memory ControllerDDR2, DDR3, LPDDR2 |
动态内存控制器DDR2、DDR3、 LPDDR2 |
|
AMBA Switches |
AMBA 交换机 |
|
AMBA Switches |
AMBA 交换机 |
|
ARM CoreSight Multi-core and Trace Debug |
ARM CoreSight Multi-core and Trace Debug |
|
NEON/FPU Engine |
NEON/FPU 引擎 |
|
NEON/FPU Engine |
NEON/FPU 引擎 |
|
Cortex-A9 MPCore32/32/KB I/O Caches |
Cortex-A9 MPCore32/32/KB I/O 高速缓存 |
|
Cortex-A9 MPCore32/32/KB I/O Caches |
Cortex-A9 MPCore32/32/KB I/O 高速缓存 |
|
512 KB L2 Cache |
512 KB 二级高速缓存 |
|
Snoop Control Unit (SCU) |
Snoop 控制单元（SCU） |
|
Timer Counters |
计时器 |
|
256 KB On-Chip Memory |
256 KB 片上内存 |
|
General Interrupt Controller |
通用中断控制器 |
|
DMA |
DMA |
|
Configuration
上一篇
下一篇
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念 本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“ 课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了 @2003-2020 中国电子顶级开发网 |
