优化Virtex®-5FXT PowerPC 440处理器系统性能

在该参考系统中，James Lucero介绍了如何改进Virtex®-5FXT FPGA上的PowerPC 440处理器块的系统性能。该参
考系统实例说明了如何使XPS Central DMA主接口与PLB Slave 0（SPLB0）或PLB Slave 1（SPLB1）上的Processor Local Bus（PLB）v4.6连接。然后，您可修改DMA引擎的XPS Central DMA的参数，便于通过交叉开关矩阵实现并行读写。对于HDMA而言，本文讨论设置中断阈值，更改缓冲区描述符主内存和发射/接收缓冲器的地址。一个简单的环回内核与一个HDMA上的LocalLink接口连接。

此外，赛灵思在该系统中融入了适用于PLB v.4.6主接口和HDMA的性能内核，用于测量优化前后的系统性能。该应用指南包含两个独立的软件应用程序，用于显示XPS Central DMA和HDMA至DDR2的DMA事务。在这些DMA事务处理过程中，您可测量该内核的性能。对于XPS Central DMA而言，在PLB_PaValid之间和XPS Central DMA提供中断（DMA事务完成）时测量性能。对于HDMA而言，在首帧开始和末帧结束之间测量发射器和接收器信道。

另外，该应用指南还介绍了如何获得交叉开关矩阵的时延数据，以及如何获得系统/软件应用程序优化前的性能数据。它还详细说明了如何优化系统/软件应用程序的性能，获得系统优化后的性能数据。该参考系统采用赛灵思ML507Rev.A电路板。

优化PowerPC 440处理器系统性能.pdf(299 KB)