1. 注册

你的位置：EETOP 赛灵思（Xilinx） 社区 >> >> 全部 >> 详细内容

基于FPGA的实时峰均比抑制算法

发布者：jackzhang 时间：2011-08-24 23:14:01

为了克服多载波传输系统具有较高峰均比(PAPR)的固有缺点，介绍了PAPR 的定义和目前国内外几种主要降低PAPR 的技术。针对现行的PAPR 抑制算法复杂度高，实时性差，改变信号频谱分布的缺点，提出了一种基于现场可编程门阵列的实时PAPR 抑制算法实现方法。该方法在对原有的PAPR 抑制算法进行改进的基础上，根据等效缩比原理，使用XILINX 公司的Virtex-5芯片予以实现。实验结果表明，本方法是实时、有效、可行的。
 

上一篇 下一篇

图文资讯

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了

友情链接

FPGA/ASIC资料 FPGA/ASIC论坛 EETOP TI社区 EETOP论坛 电子顶级开发网 EETOP微博 XILINX官网
EETOP 赛灵思（Xilinx） 社区  

@2003-2020 中国电子顶级开发网

京ICP备10050787号 京公网安备：11010502037710