你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

赛灵思工具及 IP 更新

发布者:jackzhang 时间:2011-09-27 19:56:34

赛灵思工具及 IP 更新

 

赛灵思在努力帮助设计人员提高工作效率的同时,不断改进产品、IP 以及设计工具。我们将在此报告自 2011 7 月起,有关旗舰 FPGA 开发环境、ISE®设计套件以及赛灵思 IP 核的当前最新更新情况。产品更新包括 ISE 设计套件三个版本(逻辑、嵌入式和 DSP)的功能显著增强与新增特性。安装最新的 ISE 工具可以很轻松确保您实现最佳设计结果。ISE 设计套件更新版本可从赛灵思下载中心下载网址www.xilinx.com/cn/download如欲了解更多信息或下载 30 天免费 ISE 评估版,敬请访问:www.xilinx.com/cn/ise

 

新型导航器

一种被称为文档导航器的全新应用程序支持简单易用的下载、搜索与通知功能,允许用户从一个地方查看和管理赛灵思设计文档(软件、硬件及 IP 等)。如欲试用目前提供的最新赛灵思文档导航器公开测试版,敬请点击此链接下载:www.xilinx.com/cn/support

 

ISE 设计套件:

逻辑版本

Front-to-Back FPGA 逻辑设计

最新版本编号:13.2;最新发布日期:2011 7 月;前一版本:13.1;最新补丁下载 URLwww.xilinx.com/cn/download

 

升级版亮点:

在不断向真正针对 Spartan®-6Virtex®-6 Virtex®-7 系列 FPGA 的即插即用 IP 发展过程中,最近重新设计的 PlanAhead™ IP 套件用户界面帮助 SoC 设计团队提高了工作效率。此外,最新 ISE 设计套件通过业界领先的具有 200 万逻辑单元的 Virtex-7 2000T 器件将性能提高多达 25%

 

PlanAhead 设计和分析工具:

赛灵思进一步增强了图形用户界面 (GUI),可为最新用户与高级用户提供直观易用的环境。全新时钟域互动报告可分析时钟域之间的时序路径。PlanAhead 13.2版另外还提供针对实现后调用 TRACE 的功能以及工具使用诀窍的日语与中文本地化。

 

团队设计:使用 PlanAhead 的团队设计方法可以让团队并行工作,从而解决多名工程师同时参与同一项目的难题。团队设计流程建立在 ISE 12 设计套件中提供的设计保存功能基础之上,不但可提供更多功能,而且还可帮助您根据设计已完成部分锁定早期实现结果,无需等待其他设计团队成员。该项新功能有助于加快设计剩余部分的时序收敛和时序保存,从而提高整体工作效率,减少设计迭代。

 

赛灵思功耗估计器 (XPE) 与功耗分析器 (XPA)这些工具现在可提供更高的功耗估算功能,而且 XPA 还采用无矢量活动传递算法。

 

ISE 设计套件:

嵌入式版本

集成型嵌入式设计解决方案

最新版本编号:13.2;最新发布日期:2011 7 月;之前版本:13.1;最新补丁下载 URLwww.xilinx.com/cn/download

 

升级版亮点:

所有 ISE 设计套件版本均包含上述逻辑版本具有的增强功能。以下是嵌入式版本特有的增强功能。

 

赛灵思 Platform Studio (XPS)该软件拥有众多增强功能,可支持 Kintex™ KC705 平台以及基于单通道或双通道 AXI4 MicroBlaze™ 设计。Base System Builder 采用最新双页面设置,支持更简单的配置。Create/Import IP 向导目前支持 AXI4AXI-Lite 以及 AXI4-Stream IP


SDK 增强赛灵思已将软件开发套件更新至 Eclipse 3.6.2 CDT 7.0.2 版本,可在该开源平台上实现高稳定性与增强功能。MicroBlaze v8.20a 支持目前提供可实现 AXI 高速缓存互连的 512 比特数据位宽。

 

IP 增强:该版本不但包含最新 AXI PCIe™ QuadSPI IP,而且还提供改进型 AXI V6 DDRx 读/写判优功能。

 

EDK 整体增强:嵌入式开发套件现提供在项目浏览器 (Project Navigator)、赛灵思 Platform Studio (XPS) SDK 中一致的 SDK 工作区选择行为方式。

 

ISE 设计套件:

DSP 版本

支持高性能的 DSP 系统

最新版本编号:13.2;最新发布日期:2011 7 月;之前版本:13.1;最新补丁下载 URLwww.xilinx.com/cn/download

 

升级版亮点:

所有 ISE 设计套件版本都包含上述逻辑版具备的增强功能。DSP 版特有的是:13.2 版可提供适用于 Kintex KC-705 平台的硬件协同仿真支持。

 

此外,CIC Compiler 还提供 24 比特输入位宽,而最新 Divider Generator 则具有支持 64 比特的运算元。

 

赛灵思 IP 更新 上一篇 下一篇

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了